FPGA高端项目：FPGA基于GS2971的SDI视频接收+图像缩放，提供3套工程源码和技术支持
目录 1、前言免责声明2、相关方案推荐本博已有的 SDI 编解码方案本方案的SDI接收转HDMI输出应用本方案的SDI接收+纯verilog图像缩放+纯verilog多路视频拼接应用本方案的SDI接收+HLS图像缩放+HLS多路视频拼接应用本方案的SDI接收+HLS动态字符叠加输出应用本方案...
Imagination大学计划 rv-fpga实验安装教程及注意事项
1. 实验环境安装 1.1 vivado 2019.2 网盘链接：Vivado_2019.2.tar.gz_免费高速下载|百度网盘-分享无限制 (baidu.com) 安装教程： 网盘中vivado文件夹下载到本地后解压打开，导航到下图，打开xsetup.exe文件。如果打开后有小弹窗直接关闭即...
FPGA学习之路—Vivado与Modelsim联合仿真
Vivado与Modelsim联合仿真笔者在学习FPGA过程中遇到了如何使用Vivado和Modelsim进行联合仿真的问题，特此记录。首先确定版本笔者Vivado用的是2018.3版本，先是随便下了个Modelsim10.1c 的版本，到编译库文件时报错了，后来发现是俩款软件的版本不匹配。所以大家...
2.cycloneIII系列FPGA下载模式的配置
2.cycloneIII系列FPGA下载模式的配置参考链接FPGA下载电路设置 AS 和JATG：https://www.cnblogs.com/LJWJL/archive/2013/03/12/2956678.htmlFPGA上电加载时序介绍：http:...
【SoC FPGA学习】十、SoC FPGA 开发板的 FPGA 配置数据下载和固化
一、SoC FPGA 启动配置方式介绍Intel Cyclone V SoC FPGA 支持在上电时根据启动设置引脚的电平状态选择从 EPCS 或者 HPS 中启动。一般的硬件板卡在设计时，都使用拨码开关来设置启动设置引脚的电平。具体是通过 EPCS 还是 HPS 启动，由一个 6 位拨码开关通过设...
LATTICE的FPGA加密下载
最近用lattice的FPGA，研究了一下固件加密功能。本文讲述的是用Diamond软件进行固件加密下载的方法。需要两个文件，一个是密码文件，格式为.bek。一个是固件，我用的.bit格式。两个文件都用Diamond生成。一、生成bek文件。打开Diamond软件，打开对应的FPGA工程。在Tool...
Xilinx FPGA下载mcs文件时的下载配置
Xilinx FPGA下载mcs文件时的下载配置现象分析写了一个LED点灯程序，在线下载到FPGA时，程序能正常运行，但是，下载mcs文件到Flash时，显示下载成功，但是关机再开机后，程序却不运行。判断原因可能是下载程序失败导致。修改配置a) 在生成.mcs文件后，在xcf32p的方框上右击点se...
书籍推荐-FPGA芯片架构设计与实现
FPGA芯片架构设计与实现1. 内容简介2. 作者简介3. 其他1. 内容简介可编程通用逻辑门阵列芯片简称FPGA，与CPU，DSP并列为三大通用数字处理芯片，广泛应用于通信、航空航天、医疗、国防军工以及安防视频监控等领域。通过本书的学习，读者可以全面了解一颗FPGA芯片从设计、验证到流片的全部开发...
FPGA实现IRIG-B(DC)码编码和解码的设计
[导读]为达到IRIG-B码与时间信号输入、输出的精确同步，采用现代化靶场的IRIG-B码编码和解码的原理，从工程的角度出发，提出了使用现场可编程门阵列(FPGA)来实现IRIG-B码编码和解码的设计方案和体系结构，设计中会涉及到几个不同的时钟频率，FPGA对时钟的同步性具有灵活性、效率高、且功耗...
FPGA：图像数字细节增强算法（工程+仿真+实物，可用毕设）
目录 日常·唠嗑一、视频效果二、硬件及功能1、硬件选择2、功能3、特点未完、待续……四、工程设计五、板级验证六、工程获取 日常·唠嗑 有2个多月没写文章了，又是老借口：“最近实在是很忙”????，不过说真，确实是比较忙，搞了半个月serdes，做不完的仿真????，好几个小伙...
FPGA学习笔记---二进制码、独热码、格雷码分析对比
在Verilog学习中常用的编码方式有二进制编码(Binary)、格雷码(Gray-code)编码、独热码(One-hot)编码，对于新手来说，搞不清楚编码为什么要分这么多格式？统一用一种格式不好吗？那么现在就来看看这三种编码的区别和应用。 先看看这三种编码的定义二进制码格雷码...
FPGA/IC笔试面试（一）：异步FIFO最小深度计算
目录突发数据长度（Burst Length）常见FIFO深度计算情况一、写时钟 > 读时钟（写比读快）1、读写都没有空闲周期2、读写有空闲周期二、写时钟 = 读时钟（写读一样快）1、读写没有空闲周期，且相位相等2、读写没有空闲周期，相位不等3、读写有空闲周期，无相位差三、写时钟 < 读时...
FPGA和ARM学习那个比较好
FPGA和ARM是两种不同的技术，具有不同的应用领域和学习难度。以下是对两者进行比较的一些建议： 1. 应用领域：FPGA主要用于数字电路设计和硬件加速器开发，可在实时系统、信号处理、嵌入式系统等方面发挥重要作用。ARM则是一种处理器架构，广泛应用于嵌入式系统、移动设备、微控制器等领域。 2. 学习...
擦除已经固化在FPGA中的程序
在使用Vivado 的SDK进行在线调试时，需要将FPGA的bit文件烧写到FPGA中，但是在使用SDK烧写程序之前必须将已经固化在FPGA的程序给擦除掉。下面就是擦除的方法。 先打开Vivado，将板卡用JTAG线连接到电脑并打开open target： ...
FPGA下载器和JTAG接口转换
FPGA下载器FPGA的下载器有两类，分别是USB-Blaster和Platform USB Cable，前者是Altera公司搭配quartus2使用，后者是Xilinx搭配vivado使用；同时要下载对应的驱动程序，前者是usb blaster，后者是Xilinx USB Cable，Xilin...
【SoC FPGA学习】一、AC501-SOC硬件初探，基础扫盲
少一些功利主义的追求,多一些不为什么的坚持。 本系列学习笔记基于小梅哥SOC Cyclone V SoC开发板。年前朋友便把开发板寄给我玩了，可我手残的扔到了学校吃灰。没错，该系列可能是没有开发板的学习笔记，hhh…一、什么是SoC FPGA 随着信息技术的高速发展，各行各业趋向于通过资源...
概述FPGA烧写JIC文件到底是个怎样的过程
烧写JIC的过程实际分为两步 第一步，使用JTAG模式烧写一个FLASH Loader固件到FPGA中； 第二步，使用该FLASH Loader固件将JTAG传输的FPGA的配置文件写入到EPCS FLASH中。要想通过JTAG直接将数据写入到EPCS FLASH中是不那...
FPGA中QSF文件小结
今天在进行仿真时遇到了奇怪的问题。使用的软件版本为16.1。本博客只是为了记录一下自己解决这个问题的过程。昨天在工程的根目录下例化了几个IP核文件，调用了仿真文件进行了仿真，没什么问题。今天手贱，将根目录下例化的几个IP核文件的qsys文件重新复制到根目录下的一个文件夹中（其它用不着的文件都删除了）...
【FPGA】安路FPGA下载器驱动安装教程
#来自学渣的问候最近正在参加19年的FPGA创新设计大赛，然后我们选择了安路（全名：上海安路信息科技有限公司）的 FPGA 开发板。安路算是国产FPGA中还不错的一家，和紫光一样，除了自主生产的FPGA，也开始拥有了自己的编译环境。好了。言归正传，写这篇博客的原因是，前几天在安装 安路 的编译环境和...
FPGA实现DDR2的引脚配置
笔者在学习FPGA+DDR2过程中翻看官方手册的一点心得，但毕竟也是初学，如有理解不正确的地方欢迎诸君指正，感激不尽！有问题可发邮件到[email protected]，欢迎骚扰~文章目录1 Cyclone IV器件的存储器接口引脚支持1.1 数据和数据时钟/选通引脚1.2 (可选的)奇偶校验，DM...