fpga源同步输入时序约束（二）
下文主要介绍了源同步输入接口的输入最大最小延迟约束方法 输入约束指令格式是： set_input_delay -clock -max (min) [get_ports “”] -add_delay 即给出 输入时钟跟输入数据间的时间关系。对于源同步输入约束，有”System-centric” 和”F...
高速FPGA时序约束设计分析（1）
FPGA时序约束分析：时序路径分类FPGA的时序路径对时序系统的稳定性有着很重要的作用，不同的时序路径对时钟和逻辑电路有着不一样的要求，时序路径确定后系统的最小时钟周期即可确定。确定的时序路径对系统时钟周期和系统的鲁棒性有着很大的影响。FPGA系统中时序路径一般分为6类：（1）Clock-to-Se...
FPGA时序约束学习笔记（一）理论篇
参考资料：《小梅哥FPGA时序约束从遥望到领悟》一、时钟设计对FPGA设计的影响1.外部输入时钟（如 PHY芯片输入时钟），通过普通IO口输入，为以太网通信的许多模块提供时钟源。但是由于输入的引脚为通用的IO引脚，在 FPGA 片上进行走线时，只能使用片上的长线和短线布线资源，有时候甚至要通过 LU...
【FPGA——基础篇】如何理解时序电路
一、概述时序逻辑示意图，如下图所示。数据从一个寄存器出来，经过组合逻辑到达下一个寄存器。 在学习数字电路的过程中，我们都知道时序逻辑，但是大家对时序逻辑真的了解吗？ （1）纯组合逻辑电路的缺点在哪？ （3）纯组合逻辑电路完成不了什么功能？ （...
Xilinx FPGA上电时序分析与设计
Xilinx FPGA上电时序分析与设计由 技术编辑 于 星期五, 11/29/2013 - 13:24 发表 http://xilinx.eetrend.com/article/6102摘要：提出了由于FPGA容量的攀升和配置时间的加长，采用常规设计会导致系统功能失效的观点。通过详细描述Xi...
FPGA设计之时序约束
在FPGA的设计当中，时序约束的重要性不言而喻。这也是要做好FPGA设计必须掌握的一门基本功。但是我发现，很多初学者甚至有一两年设计经验的已经入门的工程师（包括本尊..汗），并不重视这一基本技能。归根到底原因可能有以下几个方面：1.没有遇到问题，代码写完后编译通过了，板测功能实现就OK啦。2.感觉有...
Spartan6 FPGA DDR3 IP核调试及程序示例
Spartan6 FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在ISE中提供了MIG IP核，可以用它来生成 DDR3 控制器，并通过 MIG 的 GUI 图形界面完成相关配置。可以参照其官方datasheet查看其用法--UG388MCB模块信号和架构框图如图3所示，了解内部框图有助于梳...
简谈FPGA的上电复位
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天和大侠简单聊一聊FPGA设计中的上电复位，话不多说，上货。在基于verilog的FPGA设计中，我们常常可以看到以下形式的进程： 信号...
绘制FPGA原理图封装
一般来讲FPGA的引脚数目非常多，如果原厂没有提供元件库，那么自己也可以快速绘制。方法如下：第一步，在官网上下载对应的pinout_list文档，类似于这种。第二步，对这个表格稍作修改，好让跟ORCAD的风格匹配。需要注意的是把BANK这一列改为SECTION，按照习惯依次编为ABCD等等，引脚位置...
采用CPLD或者FPGA显示TFT液晶屏
一般带显示控制器的MCU价格比较高，且驱动较大显示分辨率的液晶屏需要的显存较大，所以很多人采用CPLD（FPGA）+SDRAM用来取代显示控制器，从而MCU的选择范围可以更大。本文介绍了此种设计的部分内容。图1 硬件设计框图首先最重要的接口是LCD接口，需要严格按照LCD操作时序输出行场扫描，数据使...
FPGA学习之数码管（封装）显示时间
一、实验目的：学习数码管封装以及显示时间。二、实验环境：FPGA开发板AX301,Quartus ii三、实验介绍：将数码管显示模块封装起来，同时通过不断读取RTC时钟的时分秒值，将之显示在数码管。实验时，将实时时间的时分秒写入程序，运行程序后可以看到数码管显示的时间会不断的刷新。四、源码 modu...
如何学习FPGA
如何学习FPGA版权声明：本文为博主原创文章，未经博主允许不得转载。 https://blog.csdn.net/k331922164/article/details/44626989PS：笔者强烈建议诸位注册一个EETOP的账号，每天签到或者发贴、回贴就有积分了，里面的资源非常丰富，各种软件、资料...
FPGA实现OFDM通信——FFT与IFFT（1）——C语言实现N点FFT
OFDM中调制使用IFFT，解调使用IFFT，在OFDM实现系统中，FFT和IFFT时必备的关键模块。在使用Xilinx的7系列FPGA（KC705）实现OFDM系统时，有以下几种选择：（1）在Vivado中调用官方的FFT的IP核（AXI-Stream总线）；（2）在Vivado HLS中调用官方...
XILINX FPGA VAVADO设计要点
XILINX FPGA VAVADO设计要点XILINX FPGA VAVADO设计要点Version -20190521 by-chenjunqq：1719577901一、Timing constraints分离LOC约束与timing 约束1、【使用多个XDC约束文件】使用单个约束文件看起来是方...
基于XILINX FPGA的硬件设计总结之PCIE硬件设计避坑
随着FPGA的不断发展，FPGA本身自带的PCIE硬核的数量越来越多，本文以ZU11EG为例介绍，如何进行对应的硬件引脚分配。 设计目标：ZU11EG FFVC1760封装，挂载4组NVME,接口为PCIE X4 , 先我们先对ZU11EG的资源进行...
Xilinx FPGA的上电配置过程——进阶篇
本篇专门分析FPGA的上电过程，主要分析和总结了如下文章和博客：https://www.cnblogs.com/synow/p/5500346.html总结Xilinx FPGA的上电模式可以分为以下4类型：主模式从模式JTAG模式（调试模式）系统模式（多片配置模式）主模式典型的主模式都是加载片外非...
【工程源码】基于FPGA的AHT10温湿度传感器实验
功能描述： 左边部分的数码管显示的是当前相对湿度：46.2% 右边部分的数码管显示的是当前的温度：28.6℃AHT10模块是3.3V供电，所以接线的时候就近接在GPIO0的3.3V供电附近具体接线方式：SCL接PIN_D3SDA接PIN_E5 ...
Matlab与FPGA图像处理——Roberts、Prewitt、Sobel、LOG、Canny等常见的图像边缘检测算子比较
MATLAB 与 FPGA无线通信、图像处理、数字信号处理系列基于FPGA的实时边缘检测系统设计，sobel边缘检测流水线实现 图像的边缘是图像在亮度级上的阶梯变化的位置，因此可以通过来一阶微分增强边缘的变化，以此检测边缘位置；二阶导数对图像函数的一阶导数求导，能够使检测到的边缘更加的...
Xilinx 7系列FPGA收发器架构之共享功能（四）
引言：GTX/GTH收发器在FPGA上电和配置后必须进行初始化，GTX/GTH收发器的发送器（TX）和接收器（RX）可以独立和并行初始化。本文内容相对枯燥，操作细节较多，但对于深入理解收发器具有重要意义。通过本文可以了解一下内容：FPGA GTX/GTH收发器初始化和复位流程FPGA GTX/GTH...
FPGA引脚简介
一、 FPGA的硬件结构这里说的硬件结构主要从FPGA的引脚功能方面描述，FPGA内部的电路逻辑暂不讨论。FPGA的引脚大致可以分为三类：功能引脚、IO引脚、电源和接地引脚。1. 功能引脚FPGA的功能引脚包含了FPGA配置程序加载、FPGA配置模式选择、状态及错误提示、JTAG调试等等。DCLK、...