FPGA下载器和JTAG接口转换
FPGA下载器FPGA的下载器有两类，分别是USB-Blaster和Platform USB Cable，前者是Altera公司搭配quartus2使用，后者是Xilinx搭配vivado使用；同时要下载对应的驱动程序，前者是usb blaster，后者是Xilinx USB Cable，Xilin...
【SoC FPGA学习】一、AC501-SOC硬件初探，基础扫盲
少一些功利主义的追求,多一些不为什么的坚持。 本系列学习笔记基于小梅哥SOC Cyclone V SoC开发板。年前朋友便把开发板寄给我玩了，可我手残的扔到了学校吃灰。没错，该系列可能是没有开发板的学习笔记，hhh…一、什么是SoC FPGA 随着信息技术的高速发展，各行各业趋向于通过资源...
概述FPGA烧写JIC文件到底是个怎样的过程
烧写JIC的过程实际分为两步 第一步，使用JTAG模式烧写一个FLASH Loader固件到FPGA中； 第二步，使用该FLASH Loader固件将JTAG传输的FPGA的配置文件写入到EPCS FLASH中。要想通过JTAG直接将数据写入到EPCS FLASH中是不那...
FPGA中QSF文件小结
今天在进行仿真时遇到了奇怪的问题。使用的软件版本为16.1。本博客只是为了记录一下自己解决这个问题的过程。昨天在工程的根目录下例化了几个IP核文件，调用了仿真文件进行了仿真，没什么问题。今天手贱，将根目录下例化的几个IP核文件的qsys文件重新复制到根目录下的一个文件夹中（其它用不着的文件都删除了）...
【FPGA】安路FPGA下载器驱动安装教程
#来自学渣的问候最近正在参加19年的FPGA创新设计大赛，然后我们选择了安路（全名：上海安路信息科技有限公司）的 FPGA 开发板。安路算是国产FPGA中还不错的一家，和紫光一样，除了自主生产的FPGA，也开始拥有了自己的编译环境。好了。言归正传，写这篇博客的原因是，前几天在安装 安路 的编译环境和...
FPGA实现DDR2的引脚配置
笔者在学习FPGA+DDR2过程中翻看官方手册的一点心得，但毕竟也是初学，如有理解不正确的地方欢迎诸君指正，感激不尽！有问题可发邮件到[email protected]，欢迎骚扰~文章目录1 Cyclone IV器件的存储器接口引脚支持1.1 数据和数据时钟/选通引脚1.2 (可选的)奇偶校验，DM...
Soc FPGA开发环境的搭建-wy
需安装的软件有：Quartus II、dsp builder、Soc EDS、Matlab 下面以Quartus II 15.0+dsp builder 15.0+Soc EDS 15.0+Matlab 2014a 为例详述安装及**过程。 首先说明Quartus II、dsp builder、So...
FPGA学习——如何利用好quartusII工具
QuartusII简介QuartusII软件在使用的时候可以有两种方法进行编辑代码或者程序，其分别是原理图、文本编辑器。这两种方法既可以单独进行程序的设计也可以将两者进行混合编程。QuartusII的原理图和图表模块编辑 点击File，新建一个原理图文件，得到下图 双击鼠标左键，即可弹出如下所示的选...
弟中弟级，基于Vivado的IP核封装以及仿真调用，FPGA入门小玩
弟中弟级，基于Vivado的IP核封装以及仿真调用，FPGA入门小玩IP核：知识产权核，指某一方提供的、形式为逻辑单元的可重用模块。IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需要的周期。上面一段为形式主义的解释，按照我等弟弟级别的FPGA玩家，理解就是可以将一段代码...
FPGA学习日记（二）使用quartusII创建ip核
使用quartusII创建各类ip核，操作大体上都相似，区别在于根据实际需求对ip核进行设置，下面以pll的ip核创建为例，讲述ip核的一般创建过程。step1:找到tools下的魔棒选项；step2:选择创建一个新的ip核还是导入已有的ip核；step3：当以第一次创建ip核时，搜索框中输入想创建...
希尔伯特变换的FPGA实现
本文参考：Xilinx的 “Distributed Arithmetic FIR Filter” IP核中的Data Sheet。 “Figure 19 is the symbol for the Hilbert transform core. The DIN port is the filter ...
字模提取软件的使用（pctolCD2002,基于FPGA的VGA显示汉字）
字模软件http://pan.baidu.com/s/1kVHrjL1（有问题的留言）设置参数 选择逐行式（指的是一个字模，按行计数） 取模方向：顺向，高位在前 本人取得字模是基于FPGA的VGA显示，而virilog hdl语言的数组是高位在前 ，符合其语法规则，如 reg [120:0] 输出数...
FPGA挂载NVME SSD（一）
FPGA挂载SATA SSD需要SATA IP，IP报价动辄十几W，开源的IP也有，但都是基于V6或者V5等老器件的。现在好了，NVME SSD大行其道，而且不需要IP，可以说为广大爱好者带来的福音。国外的FPGA大牛Jeff Johnson写了一个FPGA挂载NVME SSD的教程http://w...
关于INTEL FPGA设计工具DSP Builder
一段时间以来，MathWorks一直主张使用Matlab和Simulink开发工具进行基于模型的设计，因为好的设计技术使您能够在更短的时间内开发更高质量的复杂软件。基于模块的设计采用了数学和可视化的方法，通过整个开发过程中使用的系统级建模（从初始设计到设计分析，仿真，自动代码生成、开发和验证）来开发...
基于FPGA的flash板卡程序擦除与固化
转至：https://blog.csdn.net/headogerz/article/details/822511751.擦除程序，程序擦除是可以用软件，但本文主要讨论用代码实现擦除。擦除已经固化好的程序需要对flash芯片（M25P94）的时序进行描述。时序原理如图所示： 这里主要是对fla...
FPGA(Verilog)实现按键消抖-3.实现已消抖的按键的连续功能。
Verilog实现 模块端口 key_filter(inputwire clk,inputwire rst_n,inputwire key_in,//按下按键时为0output reg key_flag,//第一次按下的标志信号(已消抖)output reg key_out,//输出按键信号(已...
FPGA + 图像处理 （二） RGB转YUV色域、转灰度图及仿真
前言 具体关于色域的知识就不细说了，简单来讲YUV中Y通道可以理解为就是图像的灰度图，因此，将RGB转化为YUV是求彩色图的灰度直方图、进行二值化操作等的基础。 HDMI时序生成模块 这里先介绍一下仿真时用于生成HDMI时序，用这个时序来向数据处理模块输入数据，一是可以做到通过同步信号简化对图像数据...
FPGA如何生成RAM或ROM中的数据mif文件
mif文件就是存储器初始化文件，即memory initialization file，用来配置RAM或ROM中的数据。生成QuartusII11.0可用的mif文件，有如下几种方式：方法1：利用Quartus自带的mif编辑器优点：对于小容量RAM可以快速方便的完成mif文件的编辑工作，不需要第三...
基于FPGA的HDMI视频接口设计
HDMI介绍 HDMI(High-DefinitionMultimedia Interface)又被称为高清晰度多媒体接口,是首个支持在单线缆上传输,不经过压缩的全数字高清晰度、多声道音频和智能格式与控制命令数据的数字接口。HDMI接口由Silicon Image美国晶像公司倡导,联...
Python做上位机通过JTAG控制FPGA（1）：如何使用quartus的tcl
参考资料：quartus handbook, Tcl scripting小节quartus中有个In-System Sources & Probes的IP核，让我们可以使用spf通过jtag向FPGA写入数据和读取数据。但是如果我们要写入大量的数据，这种手动的方式是不行的，好在quartus...