文件名称：基于XDMA核和AXI4协议实现PCIE数据读写（二）：自编AXI4Slave核
文件大小：25KB
文件格式：ZIP
更新时间：2023-09-08 08:43:30
Verilog AXI4 AXI_Stream
此核实现了AXI4协议数据转换为AXI-stream协议数据，完成了数据格式转换，便于后端开发。通过修改实现了数据的完美读写。
【文件预览】：
AXI4Slave_1.0
----bd()
--------bd.tcl(8KB)
----hdl()
--------AXI4Slave_v1_0_S00_AXI.v(22KB)
--------AXI4Slave_v1_0.v(6KB)
----drivers()
--------AXI4Slave_v1_0()
----xgui()
--------AXI4Slave_v1_0.tcl(8KB)
----component.xml(81KB)
----example_designs()
--------debug_hw_design()
--------bfm_design()