【DDR3 控制器设计】（2）DDR3 初始化测试
目录 实验任务 实验环境 实验介绍 程序设计 创建顶层文件 testbench 代码 仿真测试 实验任务 对 DDR3 进行初始化测试，通过前面调取的 MIG IP核共同完成测试。 实验环境 开发环境：Vivado 2018.2 FPGA 芯片型号：xc7a100tffg484-2 DDR3 型...
DDR3调试记录
FPGA采集视频数据并写到DDR3，然后从DDR3读出并送给显示终端显示。不能稳定显示。但用FPGA内部逻辑产生color bar写到DDR3后读出来显示正常。因此DDR3部分逻辑没有问题。怀疑FPGA采样问题。于是优化FPGA时序后。时序报告通过后，用碟机作为输入源显示有时会稳定一下过...
DDR3命令状态(二)
DDR3中的状态机Diagram，详见相册。ACT：Activate，表示输出行地址，和是否自动precharge控制位。PRE：Precharge，在读写后，可以根据A10来判断是否自己进行precharge。PREA：Prechargeall，一般在初始化阶段，来进行allbank的precha...