Two Port RAM实验例程

【文件属性】：
文件名称：Two Port RAM实验例程
文件大小：215KB
文件格式：RAR
更新时间：2012-06-05 02:10:31
Two Port RAM实验例程 Two Port RAM实验例程 （异步电路）

【文件预览】：
Two_port_RAM
----simulation()
--------postsynth()
--------meminit.dat(3KB)
--------two_portRAM_R0C0.mem(220B)
--------vsim.wlf(40KB)
--------modelsim.ini.sav(278B)
--------modelsim.log(2KB)
--------presynth()
--------modelsim.ini(280B)
--------run.do(771B)
----designer()
--------impl1()
----hdl()
--------top.v(1KB)
--------hdlsynchk.tcl(127B)
--------Wr_Re_ctrl.v(2KB)
----viewdraw()
--------sch()
--------sym()
--------vf()
--------viewdraw.ini(2KB)
--------wir()
----coreconsole()
----smartgen()
--------two_portRAM_work.ixf(2KB)
--------smartgen.aws(401B)
--------two_portRAM()
----constraint()
----Two_port_RAM.prj(5KB)
----component()
----phy_synthesis()
----synthesis()
--------stdout.log(426B)
--------top.v(25KB)
--------top.htm(316B)
--------top.edn(106KB)
--------top.srs(16KB)
--------top_sdc.sdc(310B)
--------top.srd(43KB)
--------top.srr(3KB)
--------top_drc.rpt(6KB)
--------top.areasrr(3KB)
--------top.sap(3KB)
--------top.fse(0B)
--------top.sdf(53KB)
--------top_syn.prd(301B)
--------top_syn.prj(1KB)
--------top.map(0B)
--------.recordref(0B)
--------top.tlg(1KB)
--------top.srm(250KB)
--------syntmp()
--------traplog.tlg(4KB)
----stimulus()
--------files_to_build.txt(57B)
--------top_tbench.v(6KB)
--------waveperl.log(62B)
--------top_tbench.btim(6KB)
--------BtimErrors.log(20B)
--------top.dsk(991B)
--------top.hpj(952B)
--------top_tbench.bk(6KB)