UDP千兆网传输FPGA代码 verilog

【文件属性】：
文件名称：UDP千兆网传输FPGA代码 verilog
文件大小：637KB
文件格式：RAR
更新时间：2021-01-27 09:00:36
UDP 千兆网 verilog FPGA 在FPGA平台下实现UDP网络传输，代码用的verilog，比较详细，值得一看，提供给需要的同志们。仅供参考。

【文件预览】：
udp_ip_stack3
----ip_rcv.v(8KB)
----arp_send.v(10KB)
----recv_buffer.v(5KB)
----ip_send.v(13KB)
----doc()
--------udp_ip_stack.pdf(664KB)
--------UdpRateTest()
----udp_send.v(14KB)
----udp_ip_stack.v(17KB)
----nwk_tx_abt.v(6KB)
----icmp_reply.v(11KB)
----mac_tx_abt.v(5KB)
----ipcore()
--------dpram_8d_10a_bb.v(7KB)
--------dpram_8d_10a.v(9KB)
--------afifo_11w_9d_bb.v(6KB)
--------dpram_8d_10a.qip(292B)
--------afifo_11w_9d.v(7KB)
--------afifo_11w_9d.qip(285B)
----udp_rcv.v(5KB)
----arp_rcv.v(9KB)
----tb()
--------frame_icmp.sv(3KB)
--------frame_arp.sv(2KB)
--------udp_ip_stack_tb.sv(9KB)
--------frame_udp.sv(3KB)
----mac_cache.v(4KB)