【文件属性】:
文件名称:ARM高速缓存(Cache)Verilog代码 包含ISE工程
文件大小:2.6MB
文件格式:ZIP
更新时间:2018-06-20 08:49:19
I_Cache D_Cache Cache Verilog arm
该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件,附带可运行的ISE工程文件,Cache的详细技术参数包含在.v文件的注释中。
直接相连16KB D_Cache
Cache写策略: 写回法+写分配
(二路)组相连16KB I_Cache
Cache替换策略: LRU
I_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache,再传给CPU,而D_Cache在解决数据读外,还要注意数据写入的问题。本工程可以与arm.v 中的arm 核协同工作,主存使用dram_ctrl_sim。
【文件预览】:
arm_cache_sort
----_main.s(4KB)
----D_Cache.v(10KB)
----program.mif(2KB)
----ISE工程.rar(2.6MB)
----I_Cache.v(6KB)
----srandom.c(378B)
网友评论
- 不是特别完整
- 学习学习,希望有用。。。。。。
- 不错 ,先下来学习
- 参考学习,有帮助,帮助了解一下概念
- 挺不错的资料,谢谢分享.
- 不是很完整,但也不错啦
- 适合初学者,挺好的