Verilog语言中wire与reg的区别以及inout使用 时间:2017-05-24 10:56:30 【文件属性】: 文件名称:Verilog语言中wire与reg的区别以及inout使用 文件大小:29KB 文件格式:DOC 更新时间:2017-05-24 10:56:30 Verilog wire reg inout Verilog语言中wire与reg的区别以及inout使用 立即下载