弄清AXI总线上每一个信号的含义
弄清AXI总线上每一个信号的含义1.信息来源2.AXI总线的端口描述时钟与复位端口AXI M总线--写操作--地址通道的相关信号AXI M总线--读操作--地址通道的相关信号AXI M总线--写操作--数据通道的相关信号AXI M总线--读操作--数据通道的相关信号AXI M总线--写操作--写反馈...
自定义AXI总线形式SPI接口IP核，点亮OLED
一、前言最近花费很多精力在算法仿真和实现上，外设接口的调试略有生疏。本文以FPGA控制OLED中的SPI接口为例，重新夯实下基础。重点内容为SPI时序的RTL设计以及AXI-Lite总线分析。当然做些项目时可以直接调用Xilinx提供的SPI IP核，这里仅出于练习的目的考虑。二、接口时序分析本项目...
zynq学习06 zynq的PL中加入的AXI_GPIO IP核来控制GPIO操作
http://m.blog.csdn.net/article/details?id=19934837 http://www.cnblogs.com/rocbomb/archive/2014/07/29/3876683.html 前面我做了几个实验 都没有用过 开关，这一次用一用 发现 vivado...
ZYNQ之路--制作AXI4 接口IP的思路
这篇ZYNQ之路给大家带来使用AXI总线读写DDR的介绍，此篇博客的意义在于： AXI总线基础学习PL-PS交互学习创建带有AXI总线接口的IP核理解AXI总线IP的移植PL与PS交互方式 上面的图片展示了PS与PL通过接口进行交互的方式，当然除此...
AXI MCDMA 仿真与工作流程分析
说明关于背景知识，可以先看 https://www.cnblogs.com/xingce/p/16386108.html引用一段官方的说明，AXI MCDMA存在的主要目的是为了节约资源，我们想要使用这个模块的主要目的也是为了降低资源消耗，从而可以将系统部署在更小面积的FPGA芯片上，当然，具体的效...
[原创]Zynq AXI-CDMA测试结果
经过研究与demo，在zynq上使用axi-cmda效率还是很高，测试报告如下所示 对于读取32KB，GP0和HP0的测试结果如下： ...
利用ZYNQ SOC快速打开算法验证通路（4）——AXI DMA使用解析及环路测试
一、AXI DMA介绍本篇博文讲述AXI DMA的一些使用总结，硬件IP子系统搭建与SDK C代码封装参考米联客ZYNQ教程。若想让ZYNQ的PS与PL两部分高速数据传输，需要利用PS的HP（高性能）接口通过AXI_DMA完成数据搬移，这正符合PG021 AXI DMA v7.1 LogiCORE ...
AXI-Lite总线及其自定义IP核使用分析总结
ZYNQ的优势在于通过高效的接口总线组成了ARM+FPGA的架构。我认为两者是互为底层的，当进行算法验证时，ARM端现有的硬件控制器和库函数可以很方便地连接外设，而不像FPGA设计那样完全写出接口时序和控制状态机。这样ARM会被PL端抽象成“接口资源”；当进行多任务处理时，各个PL端IP核又作为AR...
[原创]Zynq AXI-CDMA的使用
Xilinx 提供了3种DMAAXI-DMAAXI-CDMAAXI-VDMA使用CDMA能够满足项目需求(MM-MM)，DS文档介绍如下：The Xilinx LogiCORE™ IP AXI Central Direct Memory Access (CDMA) core is a soft Xi...
利用ZYNQ SOC快速打开算法验证通路（6）——利用AXI总线实时配置sysGen子系统
利用ZYNQ验证算法的一大优势在于，可以在上位机发送指令借助CPU的控制能力和C语言易开发特点，实时配置算法模块的工作模式、参数等对来对其算法模块性能进行全面的评估。最重要的是无需重新综合硬件模块。 接着上篇该系列博文，在sysGen中设计模块功能为：根据模式选择输入，来完成乘2或除2两种运算，0乘...
Xilinx AXI总线学习(1)
Xilinx AXI总线学习1. AXI GPIO采用的是AXI4-Lite接口AXI GPIO Block DiagramBlock design:端口描述：AXI GPIO核有哪些寄存器可以配置呢：拓展阅读：（1）（2）（3）（4）...
AXI总线
AXI（Advanced eXtensible Interface）是一种总协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离...
如何从软件工具向Zynq的AXI-Stream发送数据？
I'm looking for a way to send some data from my software app written in C to AXI-Stream interface of Zynq. Something like 我正在寻找一种方法,将我用C语言编写的软件应用程序中的一...
学习笔记20151211——AXI4 STREAM DATA FIFO
AXI4 STREAM DATA FIFO是输入输出接口均为AXIS接口的数据缓存器，和其他fifo一样是先进先出形式。可以在跨时钟域的应用中用于数据缓冲，避免亚稳态出现。支持数据的分割和数据拼接。在使用该IP核之前，我们应该熟悉该IP核的各种参数设定的含义。 上图则是该IP核的参数设定界面（开发环...
AXI DMA（2）简单的DMA传输寄存器编程顺序（不是SG）
顺序 相当重要了，以前编程PCI DMA 模块时，需要 最后一步配置 DMA启动位，然而，AXI DMA呢？确实 最先一步， 简单 1 开启DMA 运行位：MM2S_DMACR.RS = 1 即0h 写1； 2 如果使用中断，使能中断位：MM2S_DMACR.IOC_IrqEn 和 MM2S_DMA...