【文件属性】：
文件名称：verilog单周期CPU设计
文件大小：7KB
文件格式：ZIP
更新时间：2020-12-23 10:34:56
verilogCPU
支持指令集为：{addu, subu, ori, lw, sw, beq, lui, jal, jr,nop,sll,j,lh,sh}。
处理器为单周期设计。
【文件预览】：
qlz
----ALU.v(1KB)
----SH.v(766B)
----EXT.v(687B)
----lh.v(807B)
----im_4k.v(1KB)
----mips.v(3KB)
----PCcal.v(934B)
----control.v(4KB)
----dm_4k.v(1KB)
----pc.v(746B)
----GRF.v(1KB)
----mutiplexer.v(1KB)