verilog testbench的写法

【文件属性】：

文件名称：verilog testbench的写法

文件大小：167KB

文件格式：PDF

更新时间：2018-01-07 15:30:59

testbench

介绍硬件设计过程中编写测试平台，全面仿真测试设计的RTL电路