【EDA】APB_BUS总线接口Verilog及testbench

【文件属性】：
文件名称：【EDA】APB_BUS总线接口Verilog及testbench
文件大小：19KB
文件格式：RAR
更新时间：2021-07-14 22:32:57
Verilog EDA 【EDA】APB_BUS总线接口Verilog及testbench

【文件预览】：
APB_BUS
----APB_BUS.qws(1KB)
----db()
--------APB_BUS.map.qmsg(8KB)
--------prev_cmp_APB_BUS.qmsg(8KB)
--------APB_BUS.hif(176B)
--------APB_BUS.sld_design_entry.sci(223B)
--------APB_BUS.db_info(140B)
--------APB_BUS.cbx.xml(89B)
--------APB_BUS.cmp.rdb(4KB)
--------APB_BUS.map.rdb(1KB)
----APB_BUS.qsf(2KB)
----APB_BUS.v(758B)
----APB_BUS.qpf(1KB)
----APB_BUS.v.bak(826B)
----output_files()
--------APB_BUS.map.rpt(17KB)
--------APB_BUS.map.summary(537B)
--------APB_BUS.map.smsg(177B)
--------APB_BUS.flow.rpt(6KB)