文件名称：死区产生模块的设计-oracle otm 车辆管理
文件大小：175KB
文件格式：PDF
更新时间：2024-06-28 14:22:18
FPGA SVPWM
止时间，而T表示采样周期，为切换周期的一一半。 2．1系统的硬件结构 。们笛t专V出·击％＼蕊怒夕2‘；扎’万I V矗-。， 扣。。9·兰歉＼／_--：V专喘， 溢0；V厂击VJ／苌筹麓t；％，一去V高。， 芋Ⅵ 图2电压向量合成图 [翻丁={丁，[v：匀+r，[苌：：：]) c3， 其中，vJ(。’，2㈣分别为M、1，2的a轴电压，M。加、V2∽ 分别为V，、V。的B轴电压，根据图1和式(3)可写成： №旧+制 ㈤ 由(4)可求出T。及T， 弘砦化山≯ (5) T=4iT’，， (6) 同理，当V一位于其他扇区的窄问矢量时，相应的T。 与T。也可以计算出来，其结果如表1所示。 襄1各区间的T。及T，值 扇区 T。 T， 1 手I瓦T(3 v．一压¨ 压￡％ 2 }薏t—s仉+以¨ }乞t。优+压V一 3 万毛v， }琶t一3“+历v，) 4 一括毛v， }乞t一3u+压¨ 5 争芒(一3％+压V一 虿I瓦T o亿+拈V— 6 手I瓦T(3v．+压v≯ 一万瓦T v， 28 如图3所示，SVPWM信号的实时调制需要二相静止坐 标系的两个电压矢量V。和V。，以及PWM周期T作为输入。在 用FPGA来产生SVPWM时，系统可分成扇区判别、开关导通 及开关触发时间计算、三角波产生、P WM信号调整器、死 区产生器等控制模块，使整个SVPWR发生器在FPGA上得以 实现。这种基于模块化的E D A设计方法，每一个子模块相 当于一个IP(Intellectual Property)子核，它可以在其 他设计相同的功能中复用，从而使系统具有较强的扩展 性，缩短了开发周期。 cIk enablc rc9et T 死f)(时『臼】设定 va vb Ixf"l I．i舶波l 剁掣{焉 釜芸渊!!蚓嚣JL埭二删 图3产生SVPWM的结构功能图 2．2系统的实现 (1)扇区判别模块的设计 扇区判别模块的功能是决定输入信号落于六个扇区 中的哪一个扇区。通过分析V。和V。的关系，可得到如下的 规律： a)如果V。>0，贝IJA=1，否贝JJA=O： b)如果√；V。一V。>0，贝IJB=1，否则B=O； c)如果√iV。+VB<0，贝JJC=1，否则c=O。 则扇区N=A+2B+4C。 (7) (2)开关导通及开关触发时间计算模块的设计 开关导通时间计算电路是最重要的一个模块，主要 根据表1计算出开关导通时间T。与T，。首先由区问判别电 路可知电压坐落的扇区，进而利用查表的方法找出每个 区间对应的运算公式表1来计算。计算完开关的导通时间 后，接着要计算a、b、c三相每个取样周期的触发时间， 定义其触发时间分别为T。、Tb、T。其公式如(8)式～(10)式 所示。 T^-(T-TI-T，)／2 (8) T8-T^+Tx (9) 露=露十五 f10) (3)死区产生模块的设计 在设计中，由于功率器件开通和关断时间不完全相 等，器件的关断时间实际长于导通时间，因此，如果上 (下转第3 1页) 万方数据