基于Verilog HDL的数字时钟设计

时间:2014-11-11 10:45:33
【文件属性】:
文件名称:基于Verilog HDL的数字时钟设计
文件大小:212KB
文件格式:DOC
更新时间:2014-11-11 10:45:33
HDL 代码 报告 个人课程作业,基于Verilog HDL的数字时钟设计,包括源代码和设计报告,供交流学习使用。如有使用,请注明出处。

网友评论

  • 还是挺有用的
  • 对毕业设计还是有帮助的.
  • 使用了一下,还不错
  • 嗯,对毕业设计还是有帮助的
  • 代码挺全的,还行
  • 想问问怎么打开,为什么打不开呢?
  • 资料很全,代码很清楚