低功耗CMOS同或门的设计 (2006年)

【文件属性】：
文件名称：低功耗CMOS同或门的设计 (2006年)
文件大小：262KB
文件格式：PDF
更新时间：2021-05-22 23:19:38
工程技术 论文 讨论了现有异或门/同或(XOR/XNOR)门的设计,指出了基于不同逻辑类型设计的门电路的优缺点。 考虑到基于CMOS设计的XNOR门相对于其他逻辑门在各方面的优点,重点分析了CMOS XNOR门结构对门电路性能的影响。 提出了一个新颖的CMOS同或门电路。 经PSPICE仿真模拟表明,新设计在没有增加管子数的前提下,改善了门电路的性能。 将新设计应用到全加器的设计中,其功耗和功耗延迟积的改进分别达到了9.9%和11.6%。