verilog 实例

【文件属性】：
文件名称：verilog 实例
文件大小：10KB
文件格式：RAR
更新时间：2016-05-21 09:07:58
verilog 实例 verilog 实例 包含状态机 锁存器等

【文件预览】：
verilog实例
----元件例化与层次设计.txt(942B)
----计数器.v(3KB)
----Verilog HDL 实例说明.doc(20KB)
----相应加法器的测试向量（test bench).v(440B)
----一个同步状态机.txt(1KB)
----用状态机设计的交通灯控制器.v(2KB)
----一个简单的UART.v(8KB)
----锁存器.v(229B)
----12位寄存器.v(224B)
----一个简单的状态机.v(577B)
----带load，clr等功能的寄存器.v(1KB)
----双向脚（clocked bidirectional pin）.txt(626B)