FPGA浮点数加减乘除基于verilogHDL

【文件属性】：
文件名称：FPGA浮点数加减乘除基于verilogHDL
文件大小：17KB
文件格式：RAR
更新时间：2021-05-12 15:11:31
VerilogHDL FPGA 浮点数 加减乘除 实验 FPGA浮点数加减乘除基于verilogHDL,非常适合基础学习，大学生实验作业

【文件预览】：
fpu
----e1.qpf(1KB)
----db()
--------e1.db_info(140B)
--------e1.sld_design_entry.sci(270B)
----fpu.v(140KB)
----fpu.qip(346B)
----e1.qws(1KB)
----e1.qsf(3KB)
----fpu_bb.v(4KB)