使用 Virtex-5 FPGA 器件 实现 DDR SDRAM 控制器

【文件属性】：

文件名称：使用 Virtex-5 FPGA 器件 实现 DDR SDRAM 控制器

文件大小：571KB

文件格式：PDF

更新时间：2012-06-18 07:20:30

DDR SDRAM 控制器

本应用指南描述了在 Virtex™-5 器件中实现的 200 MHz DDR SDRAM （JEDEC DDR400 (PC3200) 标准）控制器。本设计实现使用 IDELAY 单元调整读数据时序。读数据时序校准和调 整在此控制器中完成