浮点除法verilog设计

时间:2012-10-27 06:52:00
【文件属性】:
文件名称:浮点除法verilog设计
文件大小:3KB
文件格式:ZIP
更新时间:2012-10-27 06:52:00
float point div 浮点格式遵循 IEEE754 标准。verilog设计源代码。
【文件预览】:
ReaMe.txt
div.v

网友评论

  • 给出了一些很好的算法
  • 直接用没能成功,大家怎么用的呢
  • 挺适合我现在写的程序 不错 初学者要用可以再改一改
  • 给出了一些很好的算法 很好!!
  • 不错,代码值借鉴,但不知为什么我仿真不出来。
  • 不错,执行结果也是正确的ieee754的格式
  • 不错,有注释,整体结构也不错
  • 不错,是个Verfilog的divider的完整代码
  • 给出了一些很好的算法 适合初学者