FPGA简易频率计

【文件属性】：
文件名称：FPGA简易频率计
文件大小：184KB
文件格式：ZIP
更新时间：2021-07-05 04:51:11
FPGA verilog HDL 频率计 初学FPGA时编写的verilog代码，初学者可以看看，互相印证，大神路过就行

【文件预览】：
caiping
----tesebench()
--------caiping_tb.v.bak(366B)
--------caiping_tb.v(724B)
----rtl()
--------caiping.v(6KB)
--------caiping.v.bak(2KB)
----prj()
--------caiping.qpf(1KB)
--------caiping.qsf(4KB)
--------db()
--------incremental_db()
--------caiping_nativelink_simulation.rpt(986B)
--------simulation()
--------output_files()
--------caiping.qws(2KB)