使用FPGA控制DDR实现步骤与注意细节

【文件属性】：
文件名称：使用FPGA控制DDR实现步骤与注意细节
文件大小：1.13MB
文件格式：RAR
更新时间：2015-04-02 06:29:08
FPGA、DDR、DDR2 文档目的：通过一个例子，详细介绍如何使用Cyclone III FPGA实现对4片DDR的控制。 包含内容： 1. 生成DDR Control IP核的过程； 2. 如何参考Altera所提供的IO管脚说明文档； 3. 如何分配DDR的数据线； 4. 如何分配DDR的地址线； 5. 如何分配DDR的控制线； 6. 在综合、布线过程中所需注意的实现细节，为提高效率如何使用的辅助工具； 本文档为原创，是结合一个实际的项目所编写的，对其它的项目实现具有较强的借鉴和指导意义。

【文件预览】：
FPGA控制DDR实现步骤与注意细节
----HY5DU561622ETP(Rev1.1).pdf(188KB)
----基于Cyclone_III_FPGA的DDR2接口设计分析.pdf(537KB)
----EP3C16_Pin.xls(358KB)
----FPGA控制DDR实现步骤与注意细节.vsd(231KB)
----基于Cyclone_III_FPGA的DDR2接口设计分析.doc(213KB)