UE中显示VHDL、Verilog和SystemVerilog的高亮文件

时间:2021-01-29 14:13:32
【文件属性】:
文件名称:UE中显示VHDL、Verilog和SystemVerilog的高亮文件
文件大小:6KB
文件格式:ZIP
更新时间:2021-01-29 14:13:32
verilog vhdl systemverilog fpga 3种最常用的硬件描述语言的高亮文件打包下载。
【文件预览】:
UE的HDL高亮文件
----vhdl.uew(2KB)
----systemverilog.uew(6KB)
----verilog2001.uew(4KB)

网友评论