数字钟-verilog

【文件属性】：

文件名称：数字钟-verilog

文件大小：231KB

文件格式：DOC

更新时间：2016-01-26 07:04:56

数字钟 verilog

数字钟 verilog HDL 实验要求：使用Verilog HDL或VHDL语言编程实现数字钟基本功能 实验仪器：FPGA集成实验箱