七段数码管时钟显示的硬件实现verilog

【文件属性】：

文件名称：七段数码管时钟显示的硬件实现verilog

文件大小：8.62MB

文件格式：RAR

更新时间：2013-11-28 09:57:43

数码管 时钟显示

七段数码管时钟显示的verilog源代码，已做过FPGA验证。