基于FPGA的PCI硬件加解密卡设计

【文件属性】：
文件名称：基于FPGA的PCI硬件加解密卡设计
文件大小：618KB
文件格式：PDF
更新时间：2021-04-18 00:22:42
DESX算法 硬件加解密 FPGA 提出一种基于FPGA的PCI硬件加解密卡的设计方案，用硬件加解密取代了传统的软件加解密，将加解密模块和PCI接口模块集成在一个FPGA芯片内实现。分析了PCI加解密卡的软硬件的结构和原理，详细介绍了DESX加解密算法的原理、步骤和硬件实现、PCI接口模块的IP核设计以及USB接口模块的电路连接。系统硬件以FPGA为核心，使用QuartusⅡ7.2软件和VHDL语言设计，软件由DriverStudio2.7和Visual C++6.0设计。采用192位密钥的DESX分组对称加解密算法来取代64位DES算法，密文和密钥在专用硬件中存储，计算机内只有明文，有效防止黑客攻击，保护数据安全。设计采用逻辑综合式取代时钟驱动级联式来实现DESX算法，使加密一组数据的时间由16个周期缩短为1个周期。