跨时钟域问题(Clock Domain Crossing)

【文件属性】：
文件名称：跨时钟域问题(Clock Domain Crossing)
文件大小：149KB
文件格式：DOC
更新时间：2013-11-27 12:50:16
跨时钟域 FPGA FIFO 异步传输 引言：设计者有时候需要将处于两个不同时钟域的系统对接，由于接口处是异步（会产生setuptime 和holdtime violation，亚稳态以及不可靠的数据传输）的，因此处理起来较同步逻辑更棘手，需要寻求特殊处理来进行接口界面的设计。 （文中给出了两种解决方法，共4页，有彩图。个人推荐阅读）