audio resample(音频重采样)

时间:2022-06-25 09:09:58
【文件属性】:
文件名称:audio resample(音频重采样)
文件大小:24KB
文件格式:7Z
更新时间:2022-06-25 09:09:58
asrc 音频重采样 Verilog xilinx的音频重采样模块Verilog源码,可以实现任意采样率的转换,供大家学习。
【文件预览】:
verilog
----v_asrc_v2_0_mult35x35_hdl.v(6KB)
----v_asrc_v2_0.v(13KB)
----v_asrc_v2_0_shift_reg_27x16.v(3KB)
----v_asrc_v2_0_timing_control_multi_ch.v(17KB)
----v_asrc_v2_0_mult_one_third_dual.v(4KB)
----v_asrc_v2_0_ratio_calc.v(16KB)
----v_asrc_v2_0_divide_sign_fract.v(8KB)
----v_asrc_v2_0_moving_ave_26.v(5KB)
----v_asrc_v2_0_buffer_mem_gold.v(3KB)
----v_asrc_v2_0_filt_interp_gold.v(18KB)
----v_asrc_v2_0_filter_mem_gold.v(79KB)
----v_asrc_v2_0_ratio_filt.v(4KB)
----v_asrc_v2_0_fir_gold_4ch.v(11KB)
----v_asrc_v2_0_ring_buffer_gold.v(8KB)

网友评论

  • verlog代码不是我想要的