【文件属性】：
文件名称：基于Verilog的SDRAM控制器
文件大小：3.36MB
文件格式：RAR
更新时间：2015-11-20 11:03:31
SDRAM Verilog FPGA
实验条件： 工具：Quartus II 6.0 , SignalTap II
FPGA：Altera Cyclone EP1C12Q240C8N
SDRAM：HY57V283220T-6
网友评论
- 很好，很好，多谢分享
- 挺好的代码，看了有些启发
- 很值得，可用性高
- 不错，很好的代码。。很值得参考。