用 Verilog HDL 写的 SDRAM core 源程序(已通过测试)

时间:2023-05-29 06:15:46
【文件属性】:

文件名称:用 Verilog HDL 写的 SDRAM core 源程序(已通过测试)

文件大小:28KB

文件格式:ZIP

更新时间:2023-05-29 06:15:46

Verilog HDL SDRAM

用 Verilog HDL 写的 SDRAM core 源程序(已通过测试) SDRAM core source program written in Verilog HDL (tested)


【文件预览】:
sdram.v
sdramcnt.v
tst_inc.h
inc.h
tst_ inc.v
readme
hostcont.v
micro.v

网友评论