verilog电子表设计

时间：2015-09-08 14:51:42
【文件属性】：

文件名称：verilog电子表设计

文件大小：689KB

文件格式：RAR

更新时间：2015-09-08 14:51:42

verilog

使用verilog设计一个电子时钟，基于xilinx开发板，可实现数码管的显示，调时等功能

立即下载

网友评论

  • 在我完成课程设计的过程中，起了很大的作用！谢谢楼主啦
  • 对现在的课程的设计很有帮助
  • 和我要做的不一样，我是用cpld

相关文章