【文件属性】：
文件名称：FPGA数字钟（含校时、计时、闹钟功能）.zip
文件大小：2.69MB
文件格式：ZIP
更新时间：2021-09-10 21:02:22
verilog 数字钟 fpga
1)能够用数码管或液晶屏显示时、分和秒，采用24小时进制；
2)具有校时功能，可以对小时和分单独校时，对分校时时，停止向小时进位； 3)
3)具有闹钟功能，闹钟铃声为自主设计的用蜂鸣器演奏的音乐，音乐演奏时间可以任意设置；
4)具有秒表模式，可进入秒计时，精度为0.01秒；