Wafer管芯数量及成本估算

时间:2023-03-08 16:29:44

芯片流片费用一般不按颗数计价,现在流片主要分为全晶圆和MPW两种方式。   MPW是现在很流行的一种tapout方法,主要是按晶圆面积来均分价格。   如果是整个wafer的话,成本主要是wafer费用,当然这些就跟wafer大小,制程,mask layer,哪家foundry有关了。

http://www.doc88.com/p-315743916425.html

一片wafer上die数量的估算方法
     
       die数量=π(R-X-Y)2  /(X*Y)          (1)

R      为wafer的半径。
X,Y    是MASK(左下角在原点)的右上角坐标,X,Y尺寸包括划片槽,缓冲区等尺寸   
π     3.14
注:上式中的2是2次平方
*****************************************************************************
举例:  Alan是XX1234(采用XXIC 0.6um DPDM 工艺设计)项目的PM,他的BOSS要求粗略核算该芯片每颗  裸片的成本。

Alan马上action!

Alan先从layout engineer Jarry 那里得到XX1234’size(890um,890um),又打电话给foundry ,得到一片Wafer的报价为3千RMB。然后Alan开始计算:
因为划片槽由foundry 处理,所以 (X,Y)的坐标估算为 (1000um,1000um)
采用6寸wafer       R=75000um 
上述数据带入(1)式得:          die数量=3.14(75000-1000-1000)2/(1000*1000) =16733.06
                                
芯片颗数为16733颗,每颗成本为3000元/16733=0.179元,每颗17.9分,成本这么低,Alan很高兴,拿起电话马上要报告BOSS,但忽然一想,还没考虑wafer边缘等损耗,及测试损耗(还好,差点漏了这些,要是估价过低,造成sales们的被动,非挨BOSS踢不可!Alan暗自庆幸)。因此Alan开始第二步估算芯片的成品率,按照以往的经验打个9.5折吧!Alan马上拿起计算器,飞快地得到总数为16733*95%=15896颗。Alan这时脑子里总有个东东在一闪一闪的,据市场部反映这颗芯片很多家都在做,可出来的东东没几家叫得响的,而且价格战愈演愈烈,每颗IC的利润都是以分计算的,Alan倒吸了一口凉气,看来这个东东是块硬骨头啊!于是Alan打电话给负责这个项目的Circuit Engineer Tom, 没等Alan开口,Tom就诉起苦来,哥们,别看这是个小东东,可折腾死我了,纯MOS
模拟电路,手上的Model又不可靠(这点Alan很理解,国内的foundry的model几乎不可信,当他做第一个项目的时候,设计一个555振荡器,迷信他们给的model,结果放电电阻的仿真结果居然比计算的大了10倍,他痛苦了好多天,就按model去做了,等流片出来后,时钟频率居然慢了10倍,气得他直FUCK!),我只能靠手工计算。唉!即使我的设计完全正确,这foundry的工艺要是飘来飘去我可没辙了,而且这里有个滤波器对Vt等某些工艺参数非常敏感!……Alan 听完Tom的抱怨!嘿嘿的坏笑了几声!看来这个产品跟工艺密切相关啊!后续测试工作肯定折磨死Tom,尤其批量生产时不同时期出来芯片的成品率可能会出现反复!Alan为了防止被BOSS的kick,决定来个保守的算法,到底打几折呢?这让他很难估计! 这时BOSS过来了,hi, Alan, 我昨天看到crocodile打八折,我就买了这件,说这把那咧着嘴的crocodile指给Alan看. Alan冲它嘿嘿的坏笑起来,BOSS不自然地走开了!

好个八折,好个八折!Alan立刻搞定了XX1234的成本估算:

芯片成品率   16733*80%=13386(颗)   
      每颗裸片成本 300000/13386=22.41(分)

其实一片wafer上die数量的估算,最终目的也就是芯片的成本核算,其中成品率的核算要靠工程师的经验来感觉!(这里暂时忽略测试等成本)。例如国内的0.6u工艺线,要是做CMOS digital低端产品,成品率大概在96%左右,当然,这不是绝对。

以上内容,仅供参考。

感谢发明公式(1)的人!同时也感谢我的启蒙老师――老叶,是他告诉了我这条公式!

补充:今天利用上式估算一个2mm*20mm的芯片在8寸和六寸上面的die的颗数,结果让我很吃惊。上面的公式时,对于小尺寸的IC是很有用的,因为它直接裁掉了wafer边缘的距离X+Y,而wafer
本身的周边几毫米里的die通常失效很严重,所以利用上式比较准。但对于大的die(20mm*2mm),肯定会出现问题,由于老总要准确的结果评估成本,我不得不在8英寸和6英寸的wafer里画了一
下,数出理论die分别为676和355。有兴趣的同志可以比较一下公式算出的结果。想一想有什么好办法去修正!

也有这样的计算方式
R:圆片半径;
a:管芯边长;
b:管芯边长;
有效管芯数=3.14*(R-0.7a)*(R-0.7b)/(a*b)
此估算方法较为准确,在“集成电路应用”杂志2002年5月期上有详细说明,可参阅。

我计算了实际的一个芯片,芯片大小600u*600u,含划片槽
按照楼主的方法,计算的结果是47500颗,
安装方法2,计算结果是48500颗,差1000颗左右
中测得到的实际测试量是49524,扣去圆片边上未成管芯的部分,
大约是4000个,实际只有45000颗,良品是42754颗,良品率95%,比较正常