DRAM的原理设计

时间:2024-05-04 15:34:26

在一个电子系统中,CPU、内存、物理存储、IO这些单元必不可少,只不过有的集成在CPU内部,有的分离出来。

这里就针对系统中的内存,此处选用DRAM来进行说明,讲述下基本的原理设计,主要分为以下几个部分:

(1)DRAM芯片引用

256Mb大小SDRAM:K4S560432E

DRAM的原理设计

(2)DRAM引脚类型

A0-A12:地址总线

DQ0-DQ15:数据总线

CLK:系统时钟

CKE:时钟使能

RAS#:行地址锁存

CAS:列地址锁存

WE#:写使能

DQM:数据输入输出屏蔽

BA0,BA1:块地址选择

(3)DRAM原理设计

DRAM的原理设计

看完DRAM的接线图,有没有什么疑问?

笔者第一次看完就有疑问了,为什么DRAM的地址线A0接的是CPU的LADDR2而不是LADDR0,为什么?

几经周折,查了资料,找人讨论,终于得到了答案,请看下文:

上图中CPU是32位的数据宽度,即CPU在数据读写过程中,一次可以传输32位。那图中一片DRAM肯定是没法满足性能最大化了,即使使用一片也可以工作(降低性能),欣慰的是,可以采用两片并联的方式进行内存扩展,达到32位传输的目的。

那地址线那样接是什么意思,解释一下吧!
     CPU每次数据传输为32位4字节,即存储单元地址是以4字节递增的,如下图。若设计者想要获取地址0x0000、0x0001、0x0002、0x0003单元的字节,此时需要通过设置地址线来实现,对应A0A1为:00、01、10、11。有没有发现,这四个字节单元其所在的存储位置都是CPU可以一次进行读写的存储块。即无论你要访问的是这四个字节中的哪一个,最终CPU都是通过地址0x0000来进行操作的,最终再根据你需要的相应字节来截取出来。也就是说,A0、A1的状态对于CPU访问的物理空间是没有影响的。

现在是不是有些理解为什么图中是从LADDR2开始了。

DRAM的原理设计