@ Vivado生成edf网表文件及调用
Vivado生成edf网表文件及调用
在一些场合下需要部分的自己写的程序提供给他人，一些想要隐藏的程序可以通过生成网表的方式交给对方调用。
edf文件生成
第一步，将需要生成为网表的文件设置为顶层。右键文件---->Set as Top，设置为顶层后文件前面会出现一个品字形图标，如图2。
图1
图2
第二步，打开Setting---->Synthesis，-flatten_hierarchy设置为full，More Options设置为-mode out_of_context。
图3
图4
第三步，综合（Run Synthesis）…
第四步，打开综合（Open Synthesized Design)
图5
第五步，在Tcl Console中输入生成.edf指令
（若含Xilinx IP）write_edif -security_mode all F:/<design_name>.edf
（若含Xilinx IP）write_edif F:/<design_name>.edf
第六步，在Tcl Console中输入生成导出空壳引脚描述文件指令，输出文件名跟顶层名一致。
write_verilog -mode synth_stub F:/<design_name>.v
可以看到在F盘下生成了相关v和edf文件。
图6
edf网表文件调用
网表文件的调用就比较简单了，在需要的工程文件中将.edf与.v文件通过右键Add_Source加入到工程中，并在需要例化的地方例化，与例化添加一般.v文件方式相同，只是需要多添加一个.edf文件。图7中的.v文件是生成的空壳引脚描述文件。
图7