8086/8088引脚介绍

8086/8088引脚介绍

文章目录

• 8086/8088引脚介绍
• $AD_0AD_{15}$AD0​AD15​（address data）
• $A_{16}/S_6A_{19}/S_3$A16​/S6​A19​/S3​ (address status bus)
• $\overline{BHE}/S7$BHE/S7(Bus **Hight** Enable/Status)
• $\overline{RD}$RD:read
• $\overline{WR}$WR：write
• $M/\overline{IO}$M/IO
• INTR (Interrupt Request)
• $\overline{INTA}$INTA(Interrupt Acknowledge)
• NMI(Non-Maskable Interrupt)
• **ALE(Address Latch Enable)**
• $DT/\overline{R}$DT/R(Data Transmit/Receive)
• $\overline{DEN}$DEN: data enable
• $\overline{TEST}$TEST
• RESET
• READY
• HOLD: hold request
• HLDA: hold acknowledge
• $MN/\overline{MX}$MN/MX**(Min/Max mode control)**
• $MN/\overline{MX}$MN/MX**(Min/Max mode control)**
• 更多关注：

$AD_0AD_{15}$AD0​AD15​（address data）

​ 地址/数据复用线，双向三态。在T1周期(地址周期)为低16位地址；在T2~T4周期(数据周期)为数据信号。8086有16根数据线，8088有8根数据线

$A_{16}/S_6A_{19}/S_3$A16​/S6​A19​/S3​ (address status bus)

​ 地址/状态复用线，三态输出。在T1周期为地址的高4位；在T2~T4周期输出状态信息。

​ S6＝0 ：CPU占用总线；

S5表示中断允许标志位IF；IF=1时，s5=1；IF=0时，s5=0

S4S3当前使用的段寄存器：00—ES，01—SS， 10—CS，11—DS。

$\overline{BHE}/S7$BHE/S7(Bus Hight Enable/Status)

​ 数据总线高8位使能和状态复用信号，输出。在总线周期T1周期， 有效，表示数据线上高8位数据有效。在T2~T4周期，BHE/S7 输出状态信息S7。S7在8086中未定义。

$\overline{BHE}$BHE与A0配合可控制存储器和接口数据传送格式

$\overline{BHE}$BHE A0	操作	使用的数据线
0 0	读/写一个偶地址字	AD15-AD0
0 1	读/写一个奇地址字节	AD15-AD8
1 0	读/写一个偶地址字节	AD7-AD0
1 1	无	无

$\overline{RD}$RD:read

​ 读信号，三态输出，低电平有效，表示CPU正在读存储器或I／O端口。

$\overline{WR}$WR：write

​ 写信号，三态输出，低电平有效，表示CPU正在写存储器或I／O端口

$M/\overline{IO}$M/IO

​ 存储器或I/O端口访问信号。三态输出，高电平时，表示CPU正在访问存储器；低电平时，表示CPU正在访问I/O端口.

INTR (Interrupt Request)

​ 中断请求信号(输入)，高电平有效，表示外部设备向CPU发出中断请求，CPU在每条指令的最后一个时钟周期对INTR进行测试。

$\overline{INTA}$INTA(Interrupt Acknowledge)

​ 中断响应信号(输出)，低电平有效，表示CPU响应了外部发来的INTR信号。

NMI(Non-Maskable Interrupt)

非屏蔽中断请求信号(输入)，上升沿有效。CPU一旦测试到NMI请求信号，待当前指令执行完会立即进行非屏蔽中断处理。

ALE(Address Latch Enable)

​ 址锁存使能信号（三态输出），高电平有效。做为地址锁存器的锁存控制信号，实现地址/数据复用线分离。

$DT/\overline{R}$DT/R(Data Transmit/Receive)

​ 数据接收/发送（三态输出），高电平为CPU向存储器/IO发送数据。

$\overline{DEN}$DEN: data enable

​ 数据使能信号（三态输出），低电平有效。当地址/数据复用线传输数据信号时，做为数据收发器的控制信号。

$\overline{TEST}$TEST

​ 测试信号（输入），低电平有效。使系统脱离等待状态，继续执行被暂停执行的指令。

RESET

复位引脚（输入），高电平有效（时长≥4个时钟周期）， CS＝FFFFH，其它寄存器和指令队列清零。

READY

​ 准备就绪信号。由外部输入，高电平有效，表示CPU访问的存储器或I/O端口己准备好传送数据。当READY无效时，要求CPU插入一个或多个等待周期Tw，直到READY信号有效。

HOLD: hold request

总线请求信号（输入），高电平有效，向CPU请求使用总线。

HLDA: hold acknowledge

总线保持响应信号（输出），高电平有效。

$MN/\overline{MX}$MN/MX(Min/Max mode control)

acknowledge

总线保持响应信号（输出），高电平有效。

$MN/\overline{MX}$MN/MX(Min/Max mode control)

​ 最小/最大模式设置引脚（输入），接高电平时，CPU工作于最小模式下；接地时，CPU工作于最大模式下 。

更多关注：