学习一门技术，首先就是要熟练掌握相关设计工具的使用，那么，我们就速度开始 Xilinx_Vivado_SDK_2019.1 版本的详细使用教程：
1、首先打开 Xilinx_Vivado_SDK_2019.1 工具软件。
2、点击 Create Project。
3、点击 Next。
4、填写完你的 Project Name 和 Project Location 之后，这里，勾选 Create Project Subdirectory 为你的工程创建一个子目录，接着，点击 Next。
5、选择 RTL Project。可以勾选 Do not specify sources at this time（那么接下来就不会让你 Add Sources 和 Add Constraints）。点击 Next。
6、可以直接 Next。
7、选择你的器件（对应的开发板的芯片型号）。选择好之后点击 Next。
8、点击 Finish 即可完成工程的建立。
9、接下来就是“该我上场”！！！让你的技术淋漓尽致地展现出来吧！！！
- 写代码（编写源文件 Add or Create Design Sources）
- 看电路（查看原理图 Schematic）
- 写仿真（新建仿真文件 Add or Create Simulation Sources）
- 跑仿真（仿真分析 Run Simulation）
- 加约束（添加引脚/时序约束文件 Add or Create Constraints）
- 跑综合（设计综合 Run Synthesis）
- 跑实现（设计实现 Run Implementation）
- 看资源（综合/实现资源 Report Utilizatioin）
- 看时序（综合/实现时序 Report Timing Summary）
- 看功耗（综合/实现功耗 Report Power）
- 比特流（生成比特流文件 Generate Bitstream）
- 跑板子（下载比特流文件到 FPGA：Program Device）
以上的步骤都在软件的左侧工具栏里（如下所示），大家可以自行详细地去试验一下，其中蓝色加粗的是必须跑通的步骤，黑色不加粗的为深入设计所需要掌握的，也就是附加分了啦。
