1、关于AD9361射频收发器
AD 9361的工作频率范围是70 MHz到6 GHz，是一个完整的无线电设计，它将多个功能结合在一块芯片上。AD9361射频捷变收发器集成了射频前端、灵活的基带混合信号、频率合成器、两个模拟数字转换器和两个直接转换接收机。
每个接收子系统包括独立的自动增益控制、直流偏移校正、正交校正和数字滤波，解决了数字基带对这些功能的需求。AD9361还具有手动增益模式，可以进行外部控制。每个通道有两个高动态范围的A / D转换器，将接收到的I和Q信号数字化，然后将它们通过可配置的抽取滤波器和128抽头FIR滤波器，以适当的采样率产生12位输出信号。 发射器采用直接转换架构，可实现高调制精度和超低噪声。其中AD9361的详细框图如图1所示。
图1 AD9361系统框图
2、AD9361接口
AD9361数据接口的工作模式有两种：①单端CMOS模式。②差分LVDS模式。虽然AD9361数字接口同时支持LVDS和CMOS模式，但所有FMCOMMS板仅在LVDS模式下进行了验证。 这些平台上未测试也不支持将数字接口配置为CMOS模式， 这是由于数字接口的一部分和FMC连接器的大电容造成的CMOS驱动器特有的一些问题。因此这里对单端CMOS模式进行介绍。在CMOS模式下，AD9361可以使用单个并行数据接口或者使用两个并行数据接口来与BBP交换数据。这两个个端口是完全一样的，可以工作在FDD模式，或者TDD模式。
图2 AD9361接口
图3是CMOS模式下，单端口半复用模式：
单端口半双工模式：
①单个端口、半双工、TDD、61.44MHz
②收发器可以配置为1R1T、 2R1T、 1R2T、 2R2T
③可以配置数据线为SDR或DDR
当数据端口被设置成 1R1T，DDR，TDD 模式时。在发射数据时，TX_FRAME 的上升沿阶段依次输出 I、Q 两路信号分别是十二位数据。其中在 FB_CLK 的上升沿输出 I 路信号 T1_I[11:0]；FB_CLK 的下降沿输出 Q 路信号 T1_Q[11:0]。其时序图如下图所示。
时序约束：
其中常见的AD9361的调试问题年总汇贴链接如下：
https://ez.analog.com/cn/other/f/forum/56501/ad936x