设计高速电路的开发人员对差分线并不陌生，在本章中提到的高速数据通信接口应用的信号线是由差分对组成的，前面几节是从逻辑的角度来说明高速数据通信接口应用。为了让读者更加熟悉高速通信并行接口的差分对信号设计技术，本节从信号的物理特性角度及其PCB设计来说明高速通信并行接口的差分对信号LVDS(Low Voltage Differential Signaling)的原理及应用。
(1)信号传输的种类
通常认为，信号传输有3种模式，即单端模式、共模模式和差分模式。单端模式通过一根连接驱动器和接收器的“线”由驱动器传输到接收器，然后通过“地*面”返回；共模模式由单端或多对差分线组成，信号通过返回路径或差分线传输，它通常是耦合到*端或远端信号源噪声的起因。因此它能干扰我们的电路，是EMI重要来源；差分模式由连接驱动器和接收器的一对极性相反的“线”组成，这对线称为“差分对”，即LVDS。差分对的传输利用两个输出驱动来驱动两条传输线，一条携带信号：另一条携带它的互补信号。所需的信号就是两条传输线上的电压差，它携带要传输的信号信息。
(2)LVDS的优缺点
LVDS的优点一是抗干扰能力强，由于是差分对，所以这对“线”会耦合得很好。当外界有干扰、串扰或不连续的返回*面时，是同时影响到这差分对的，所以相当于不影响；二是EMI影响小，主要原因是差分对的极性相反，到达到差分对的电磁场可以互相抵消；三是开关噪声影响小，主要原因是每个信号都有各自的返回*面，所以信号通过接插件或封装时不易受到开关噪声的影响；四是信号的接收能力强。在高噪声的情况下，由于信号是由差分对的差值决定，信号的值相当于单端信号的2倍，有放大信号的作用，所以在低信号电*的应用中接收能力显得非常优秀。LVDS一个最明显的缺点是多用了一根信号线，占用了多于两倍单端“线”的PCB面积；另一个缺点是设计复杂，需要在设计前了解许多设计规则。
(3)LVDS的常用DC参数
在LVDS中采用两个输出引脚来驱动1位的信号每个信号电压范围为1.125V～1.375V，并且各驱动一条传输线。其常用的DC参数如图1所示。
图1 LVDS的DC的参数
(4)LVDS的差分阻抗
对于LVDS来说，一个很重要的特性就是LVDS的差分阻抗Zdiff。特性阻抗Zo指的是恒定的瞬态阻抗，它是组成差分阻抗的基础。在实际设计中考虑到信号完整性，通常LVDS都会布成微带线或带状线，我们给出这两类线的差分阻抗如图1所示。从图中可以看出LVDS的差分阻抗其实是可以定制的，并不是固定不变。LVDS的差分阻抗是PCB布线和匹配电阻选择的基础，在设计PCB和做匹配时一定要注意收发两端的一致性。
(5)LVDS的匹配
为了消除信号的发射，任何传输线都需要匹配电路，LVDS也不例外。通常只需在终端横跨一个匹配电阻RT即可，其值等于传输线的阻抗值，位置越靠*接收端越好。大部分LVDS传输线设计的阻抗为100Ω。匹配如图2所示。
图2 LVDS的匹配
(6)LVDS的应用
在高速应用中，LVDS的PCB布线显得很重要，它直接影响到信号的完整眭，为了更好地进行PCB布线，下面给出－些设计规则如图3所示。
图3 LVDS的特性阻抗
差分阻抗中的W/S在0.4和0.8之间有助于抑制EMI和阻抗控制。
如要筹分线社表层 则布成微带线：如果在内层 则布成带状线。
各层信号线之间不成相互垂直。
尽量不要用过孔(Via)，如果必须使用的话，请参考信号完整性文档指导书。
LVDS的P和N端尽量等长，它们之间的Skew不要超过70度相位。
常用LVDS在FR-4材料下的线宽、线间距，以及所决定的阻抗值参如下表所示，其中Zo为LVDS的特性阻抗。
LVDS技术原理和设计简介
１ LVDS介绍
LVDS（Low Voltage Differential Signaling)是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或*衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
几十年来，5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。然而，随着集成电路的发展和对更高数据速率的要求，低压供电成为急需。降低供电电压不仅减少了高密度集成电路的功率消耗，而且减少了芯片内部的散热，有助于提高成度。
减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号（LVDS）。LVDS物理接口使用1.2V偏置提供400mV摆幅的信号（使用差分信号的原因是噪声以共模的方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声）。LVDS驱动和接收器不依赖于特定的供电电压，因此它很容易迁移到低压供电的系统中去，而性能不变。作为比较，ECL和PECL技术依赖于供电电压，ECL要求负的供电电压，PECL参考正的供电电压总线上电压值（Vcc)而定。而ＧLVDS是一种发展中的标准尚未确定的新技术，使用500mV的供电电压可提供250mV 的信号摆幅。不同低压逻辑信号的差分电压摆幅示于图１。
LVDS在两个标准中定义。IEEE P1596.3(1996年３月通过)，主要面向SCI(Scalable Coherent Interface)，定义了LVDS的电特性，还定义了SCI协议中包交换时的编码；ANSI/EIA/EIA-644(1995年11月通过)，主要定义了LVDS的电特性，并建议了655Mbps的最大速率和1.823Gbps的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的特性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器，接口都能正常工作。 LVDS具有许多优点：①终端适配容易；②功耗低；③具有fail-safe特性确保可靠性；④低成本；⑤高速传送。这些特性使得LVDS在计算机、通信设备、消费电子等方面得到了广泛应用。
图２给出了典型的LVDS接口，这是一种单工方式，必要时也可使用半双工、多点配置方式，但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成TTL信号和LVDS信号之间的转换。互连器包含电缆、PCB上差分导线对以及匹配电阻。LVDS驱动器由一个驱动差分线对的电流源组成通常电流为3.5mA)，LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mA 的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑″1″和逻辑″0″状态。低摆幅驱动信号实现了高速操作并减小了功率消耗，差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板的效能，减少了成本。
不管使用的LVDS传输媒质是PCB线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同时减少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻（100±20Ω），该电阻终止了环流信号，应该将它尽可能靠*接收器输入端放置。LVDS驱动器能以超过155.5Mbps的速度驱动双绞线对，距离超过１０ｍ。对速度的实际限制是：①送到驱动器的TTL数据的速度；②媒质的带宽性能。通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个TTL信道和一个LVDS信道的复用转换，以提高信号速率，降低功耗。并减少传输媒质和接口数，降低设备复杂性。
LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。由于LVDS驱动器典型的偏置电压为+1.2V，地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压。这个共模范围是：+0.2V～+2.2V。建议接收器的输入电压范围为：0V～+2.4V。
２ LVDS系统的设计
LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。设计高速差分板并不很困难，下面将简要介绍一下各注意点。
2.1 PCB板
(A）至少使用４层PCB板（从顶层到底层）：LVDS信号层、地层、电源层、TTL信号层；
（B）使TTL信号和LVDS信号相互隔离，否则TTL可能会耦合到LVDS线上，最好将TTL和LVDS信号放在由电源／地层隔离的不同层上；
（C）使LVDS驱动器和接收器尽可能地靠*连接器的LVDS端；
（D）使用分布式的多个电容来旁路LVDS设备，表面贴电容靠*电源／地层管脚放置；
（E）电源层和地层应使用粗线，不要使用50Ω布线规则；
（F）保持PCB地线层返回路径宽而短；
（G）应该使用利用地层返回铜线（gu9ound return wire）的电缆连接两个系统的地层；
（H） 使用多过孔(至少两个)连接到电源层(线)和地层(线)，表面贴电容可以直接焊接到过孔焊盘以减少线头。
2.2 板上导线
（A） 微波传输线（microstrip）和带状线（stripline）都有较好性能；
（B） 微波传输线的优点：一般有更高的差分阻抗、不需要额外的过孔；
（C） 带状线在信号间提供了更好的屏蔽。
2.3 差分线
（A）差分线对相互靠*，*滑弯折使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使差分线对离开集成芯片后立刻尽可能地相互靠*（距离小于１０ｍｍ），这样能减少反射并能确保耦合到的噪声为共模噪声；
（B）差分线对等长走线，越是高速信号，越要求等长使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位差而导致电磁辐射；
（C）差分线对与TTL隔离，与时钟信号隔离
（D）不要仅仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离；
（E）尽量减少过孔和其它会引起线路不连续性的因素；
（F）避免将导致阻值不连续性的90°走线，使用圆弧或45°折线来代替；
（G）在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力。在印制板上，两条差分线之间的距离应尽可能保持一致，以避免差分阻抗的不连续性。
2.4 终端
（A）使用终端电阻实现对差分传输线的最大匹配，阻值一般在90～130Ω之间，系统也需要此终端电阻来产生正常工作的差分电压；
（B）最好使用精度１～2%的表面贴电阻跨接在差分线上，必要时也可使用两个阻值各为50Ω的电阻，并在中间通过一个电容接地，以滤去共模噪声。
2.5 未使用的管脚
所有未使用的LVDS接收器输入管脚悬空，所有未使用的LVDS和TTL输出管脚悬空，将未使用的TTL发送／驱动器输入和控制／使能管脚接电源或地。
2.6 媒质（电缆和连接器）选择
（A）使用受控阻抗媒质，差分阻抗约为100Ω，不会引入较大的阻抗不连续性；
（B）仅就减少噪声和提高信号质量而言，*衡电缆（如双绞线对）通常比非*衡电缆好；
（C）电缆长度小于0.5m时，大部分电缆都能有效工作，距离在0.5m～10m之间时,CAT 3(Categiory 3)双绞线对电缆效果好、便宜并且容易买到，距离大于10m并且要求高速率时，建议使用CAT 5双绞线对。
2.7 在噪声环境中提高可靠性设计
LVDS 接收器在内部提供了可靠性线路，用以保护在接收器输入悬空、接收器输入短路以及接收器输入匹配等情况下输出可靠。但是，当驱动器三态或者接收器上的电缆没有连接到驱动器上时，它并没有提供在噪声环境中的可靠性保证。在此情况下，电缆就变成了浮动的天线，如果电缆感应到的噪声超过LVDS内部可靠性线路的容限时，接收器就会开关或振荡。如果此种情况发生，建议使用*衡或屏蔽电缆。另外，也可以外加电阻来提高噪声容限，如图3所示。 图中R1、R3是可选的外接电阻，用来提高噪声容限，R2≈100Ω。
３ 应用实例
LVDS技术目
前在高速系统中应用的非常广泛，本文给出一个简单的例子来看一下具体的连线方式。加拿大PMC公司的DSLAM（数字用户线接入模块）方案中，利用LVDS技术实现点对点的单板互联，系统结构可扩展性非常好，实现了线卡上的高集成度，并且完全能够满足业务分散、控制集中带来的大量业务数据和控制流通信的要求。 图４描述了该系统线卡与线卡之间、线卡与背板之间的连线情形，使用的都是单工方式，所以需要两对线来实现双向通信。图中示出了三种不同连接方式，从上到下分别为：存在对应连接芯片；跨机架时实现终端匹配；同层机框时实现终端匹配。在接收端串接一个变压器可以减小干扰并避免LVDS驱动器和接收器地电位差较大的影响。
