《FPGA全程进阶---实战演练》第二十一章 细说低速与高速电路设计之电阻 电容 电感 磁珠

时间:2021-12-26 19:12:02

  1.1 什么是高速电路

信号的最高频率成分是取决于有效频率,而不是周期频率。

高速电路的定义是根据信号的有效频率来计算的,在现实世界中,任何信号都是由多个频率分量的正弦波叠加而成的。定义各正弦波分量的幅值为VN,则VN = 2 / (3.14 x N),可见各级谐波分量的幅值与频率成反比。现实信号,随着频率的升高,其各级谐波分量的幅值比理想方波中相同频率正弦波分量的幅值下降的更快,直到某级谐波分量。其幅值下降到理想方波中对应分量的70%(即功率下降到50%),定义该谐波分量的频率为信号的有效频率,其计算公式为:Fknee = 0.5 / Tr(10% ~ 90%),其中Tr(10% ~ 90%)为信号上升沿部分的10%~90%,一般在数据手册中都会给出相应的时间。如图21.1中所示的t3

《FPGA全程进阶---实战演练》第二十一章 细说低速与高速电路设计之电阻 电容 电感 磁珠

图21.1 某手册输出信号上升时间

  1.2 区分高速和低速电路

在低速领域,电容和电感可以认为是理想器件,电容和电感工作频率较低,可以视为断路,但在高速电路时,电容和电感都不是理想器件。电容和电感就相当于短路,电容C的电抗值为 1 / (2πF x C),由其公式也可以看出其在高速情况下相当于短路。

所以对于低速而言,由于传输路径上信号各点的电平大致相同,所以可以采用集总式看待传输路径,即传输路径上各点的状态相同。对于高速电路来说,传输路径上各点的电平都不相同,所以采用分布式的思维来看待传输路径。

所以对于高速和低速的区分,需要考虑信号频率和传输路径长度。

判断步骤: 1)获得信号的有效频率Fknee 和走线长度 L;

2)利用Fknee 计算出信号的有效波长λknee,,即λknee = C /Fknee ;

3)判断L与1/6 x λknee之间的关系,若L > 1/6 x λknee,则信号为高速信号,反之为 低速信号;

其中λknee  = C / Fknee;其中C是比光速略低的速度,Fknee = 0.5 / Tr(10% ~ 90%),还需注意的是,若是对于百兆频率的信号,若是没有现成的板子,可以对有效频率Fknee进行估算, Fknee 约为 7倍的Fclock(信号的周期)。

由上述的步骤也可以看出,信号频率越高,则低速和高速分水岭的信号线长度越短,反之亦然,

1.3 高速电路中的电容电阻

在第三章的时候已经提到过电容相关的知识,这里继续做一些补充。

刚才上面也提到过关于在高速电路中,电容和电阻不能当做理想元器件看待,那么在选用电容和电阻时需要注意以下问题:

电阻:

1)0Ω电阻对高速电路设计有重要的意义,在一个CPU兼容多个外设器件时,可以用0Ω作为一些周围器件的连接点;

2)电阻选择时需要考虑额定功率,而且在特别场合,电阻的精度也决定输出的电压值;

3)电阻选择时有时需要计算,是否适合CPU或者IC的VIH和VIL,否则可能由于电阻选择的不当,导致不满足低电平要求;

4)电阻串在具有R,C,L的回路中,可以影响品质因数Q,Q可以理解为储存能量与一周期内消耗能量之比。在储能和选频电路中,Q越大损耗和滤出其他频带信号的能力越好。但在电源电路中Q值尽量不要太大,否则会引起电源信号的振铃。

5)LC滤波电路中,在电感之后串接一个电阻R,不仅能衰减高频段噪声,而且能衰减低频段噪声,作为一个整个全频段衰减器。

电容:

电容在高速电路中会表现出ESR,ESL,以及泄露特性;其作用分别如下:

1)电荷缓冲池:在高速运行器件的电流和功耗是不断变化的,为了保证器件不随电流和功耗的剧烈变化而同程度变化,希望电源尽量稳定,而电容恰恰充当这一角色;

2)高频噪声的重要泄放通道:在选用电阻时,往往希望其具有较小的ESR特性,使得对高频信号具有交流耦合,产生对高频信号产生衰减,所以看到往往在输入和输出电源信号会并联很多电容,这样是滤掉高低频交流信号,同时也起到减小ESR值;还有一个好处就是,因为噪声往往不是一个频率点,增加多个电容可以占据一段频带,可以滤除不同频带的噪声;

3)实现交流耦合:有些场合信号带有的直流分量对于两者器件不兼容时,可以在一端加上电容,滤掉其直流分量,实现对直流隔离;

1.4 高速电路中的电容ESR和ESL特性

上述对于电容提到ESR,ESL特性,ESR是电容等效于 电阻和电容之间等效电阻构成,ESL是电感和电容的串联等效电感构成。ESL主要取决于电容的工作频率,工作温度,电容本身的导线电阻以及封装尺寸等。电容的阻抗 Z = 1 / (jwC),可见其容值越小,对低频信号的衰减越明显。

值得一提的是,有时电容并非ESR越低越好,这个主要根据器件的选型确定。在大多数的情况下,较低的ESR可以:1)可以较低功耗;2)可以对高频信号进行交流耦合,并且在电源和地之间的回流提供一个较低的阻抗回路;

电容器件的阻抗--频率曲线由其电容分量和ESL共同决定的,谐振频率 F = ( ESL x C )-1/2,C和ESL越大,频率越低,适合滤除低频。C和ESL越小,F越高,适合滤除高频;(封装可以影响ESL特性)。上述公式似乎对于工程师所认同的滤除高频信号选用小电容,滤除低频信号选用大电容很好的验证。但是若是考虑ESL的话,并非完全是这样。如下图21.2所示:

《FPGA全程进阶---实战演练》第二十一章 细说低速与高速电路设计之电阻 电容 电感 磁珠

图21.2 阻抗--频率曲线

滤波电容的作用机制是为噪声等干扰提供一条低阻抗回路,在噪声频率点上,要求滤波电容的阻抗较小,即当噪声频率落在谐振点附近时,滤波效果最好。由上述提到的谐振公式,F = ( ESL x C )-1/2,在谐振点之前,电容起主导作用,在谐振点之后,ESL起主导作用。

在高频电路中,噪声往往不在一个频带上,而是占据一定的频带,为了消除这些噪声,必须要拓宽滤波频带。所以在选择电容时需要选择不同的电容构成一个比较宽的低阻抗频带,以尽可能的滤除低阻抗频带,如下如21.3所示。

《FPGA全程进阶---实战演练》第二十一章 细说低速与高速电路设计之电阻 电容 电感 磁珠

图21.3 滤除噪声频带曲线

下面讨论由于ESL的不同对滤波效果的影响。

图21.4是0603封装,阻值分别为1uF,0.01uF的阻抗频率曲线图,利用之前的谐振频率公式,可以画出其阻抗频率曲线图。可以看出封装相同,即ESL相同,不同阻值之间的,0.01uF并未起到滤除高频噪声信号作用。

《FPGA全程进阶---实战演练》第二十一章 细说低速与高速电路设计之电阻 电容 电感 磁珠

图21.4 封装相同不同阻值

图21.5是0603封装的1uF,0402封装的0.01uF阻抗频率曲线图,由于封装的不同,以及阻值的不一样,间接影响到ESL值,进而影响到F的值。所以拓宽了滤除噪声频带。

《FPGA全程进阶---实战演练》第二十一章 细说低速与高速电路设计之电阻 电容 电感 磁珠

图21.5 封装不同不同阻值

有些时候,有些工程师喜欢将多个电容进行并联在电压信号输出地方,这样做可以起到减小ESR值,但是对于拓宽滤除噪声频带几乎没有太大作用,如图21.6所示。

《FPGA全程进阶---实战演练》第二十一章 细说低速与高速电路设计之电阻 电容 电感 磁珠

图21.6 多个电容并联

为了进一步说明上述的影响,取0603封装的0.01uF和0402封装的0.01uF,画出阻抗频率曲线图,如图21.7所示,发现确实在阻值一样,封装不一样的情况下,0603封装的电容并没有发挥作用。

《FPGA全程进阶---实战演练》第二十一章 细说低速与高速电路设计之电阻 电容 电感 磁珠

图21.7 阻值相同封装不同

1.5 电容种类之间的不同

常用到的陶瓷电容种类有NPO、X7R、X5R、Y5V,图21.8是其型号之间的代表意义。

《FPGA全程进阶---实战演练》第二十一章 细说低速与高速电路设计之电阻 电容 电感 磁珠

图21.8 代号之间的意义

在高速电路中,常用的是NPO,X7R,X5R,其中NPO是温补型陶瓷电容,是电容量最稳定的一种陶瓷电容。使用时应对X7R和X5R进行降额20%应用。

对于钽电容在使用时应降额50%使用,在涉及热插拔的电源滤波电路上,应尽量避免使用钽电容。钽电容不是和有瞬间电流较大的场合。铝电解电容不太适合高速电路,适合低频段滤波,这点注意。

更多关于电容的仿真,可以使用AVX公司的spicap软件来进行仿真设计。

1.6 去耦电容和旁路电容

去耦电容和旁路电容本质上有相同的作用,都是为噪声提供一个低阻抗就近流入地平面的回路,以避免这些干扰影响到该电源的其他负载。

去耦电容作用是为保证期间稳定工作而给器件电源提供的本地“小池塘”,在高速运行的器件上,会不断产生快速变化的电荷需求,电源模块无法及时给器件提供电流以补充,只能依靠附近的电容给予解决。

1.7 高速电路中的电感

在高速电路中,电感作用有如下描述:

1)通直流,阻交流

在DCDC直流电源是通过开关MOSFET管以形成所需的电源电压。开合过程会有大量的交流分量,而这些交流分量是直流电源所不需要的,Z = jwL,频率越高,电感阻抗越大,反之,电感阻抗越小。

2)阻碍电流变化,保持器件工作电流的稳定

电感是导线绕制而成,当线圈中的电流发生变化时,线圈感应出电动势,以产生与电流反方向的感应电流,以阻碍电流的这种变化,保持器件工作电流的稳定。

3)滤波

基于电感和电容,构成低通滤波器,对噪声进行滤除。

所以在选用电感时需要注意一下信息:

1)电感值

高频信号电感值一般在0.6 ~ 390nH,一般信号电感 0.01 ~ 1000uH,电源电感 1 ~ 470uH

2)直流电阻

一般而言,电感值越大,其对应的直流电阻也越大,损耗也越大。

3)自谐振频率

此参数应该尽量选择自谐振频率高于工作频率,电感值越大,其自谐振频率越小。当工作频率低于自谐振频率时(F = 1/(2π根号(LC))),电感值基本保持稳定,但当工作频率高于自谐振频率时,电感值先会增大,到达一定的频率之后,会迅速减小。

4)额定电流

电感值越大,其对应的额定电流越小,磁珠必须工作在额定电流以内。

1.8 高速电路中的磁珠

在之前讲解电容和电感时,电容可以起到滤除噪声作用,LC电路也可以滤除噪声,但是其作用机理只是改变了噪声的传输路径,并未真正消除。很多时候磁珠和电感的作用相当,有时可以互相替换,但是磁珠和电感还有一定的区别:

1)电感滤波是将电能转化为磁能,一种是将此能量重新换回电能,转换成噪声,一种是向外部辐射,表现为EMI(电磁干扰)。而磁珠是将电能转化为热能。

2)电感一般对低频滤波较好,高于50MHz滤波效果较差。磁珠利用其电阻成分,可以充分吸收高频噪声。

3)从EMC(电磁兼容)的层面说,磁珠是将高频噪声转换成热能,具有很好的抗辐射功能,常应用于用户接口信号线滤波,单板上的高速时钟器件的电源滤波等。

4)一般而言,电源用电感的额定电流相对较大,因此电感常用于需要通过大电流的电源电路上,如电源模块,而磁珠一般用于芯片级滤波。

5)磁珠和电感都有直流电阻,一般磁珠要比电感小些。

选择磁珠时,需要注意磁珠的转换点频率和自谐振频率。如下图21.9所示。磁珠在一定频带内能反射噪声,在一定频带内能吸收噪声。

磁珠的阻抗Z由电阻成分R和电抗成分X共同决定,在低频阶段X起主要作用,主要是反射噪声,在高频阶段,R其主要作用是吸收噪声,转化成热能。转换点频率就是R和X相交的地方,转换点以下的频率,主要是体现电感性,转换点以上的频率,主要体现是电阻性。所以在磁珠选型时,要考虑噪声的频率要高于磁珠的转换频率,这样能够吸收噪声,信号的频率要小于磁珠的转换频率,以免削弱信号。在图21.9中,当工作频率高于谐振频率,磁珠表现为电容性,阻抗会迅速衰减,因此应选择谐振频率高的磁珠。

《FPGA全程进阶---实战演练》第二十一章 细说低速与高速电路设计之电阻 电容 电感 磁珠

图21.9 磁珠特性

《FPGA全程进阶---实战演练》第二十一章 细说低速与高速电路设计之电阻 电容 电感 磁珠的更多相关文章

  1. 《FPGA全程进阶---实战演练》第一章之FPGA介绍

    1 什么是FPGA FPGA也即是Field Programmable Gate Array的缩写,翻译成中文就是现场可编程门阵列.FPGA是在PAL.GAL.CPLD等可编程器件的基础上发展起来的新 ...

  2. 《FPGA全程进阶---实战演练》第一章之如何学习FPGA

    对于很多初学者,大部分都是急于求成,熟不知越是急于求成,最终越是学无所成,到头来两手空空,要学好FPGA,必须弄懂FPGA本质的一些内容. 1.FPGA内部结构及基本原理 FPGA是可以编程的,必须通 ...

  3. 《FPGA全程进阶---实战演练》第九章 计数器要注意

    本小节我们来做一个好玩的事情,就是计数器,还记得在做LED自加实验时我们就曾经提到过关于计数器的相关议题,那么这节我们就来讨论讨论. 探讨一下如下的问题:请用verilog记八个数的写法,分析这个可以 ...

  4. 《FPGA全程进阶---实战演练》第三十二章 Signal Tap II 应用实例

    还有几天就要交文章终稿了,三年的研究生生活也快要结束了,时间飞快,岁月如梭,但学习技术的热情仍然不能松懈,不懂的东西太多,需要实时保持奋斗!!过些天会继续更新<FPGA全程进阶---实战演练&g ...

  5. 《FPGA全程进阶---实战演练》第二十一章 电源常用类型:LDO和 DCDC

    高速电路中的电源设计 高速电路中的电源设计大概分为两种,一种是集总式架构,一种是分布式架构.集总式架构就是由一个电源输入,然后生成多种所需要的电压.如图1所示.这种架构会增加多个DC/DC模块,这样成 ...

  6. 《FPGA全程进阶---实战演练》第二十一章之 几种常用电平分析及特性

    TTL,CMOS以及LVTTL,LVCMOS TTL和CMOS是数字电路中两种常见的逻辑电平,LVTTL和LVCMOS是两者低电平版本.TTL是流控器件,输入电阻小,TTL电平器件速度快,驱动能力大, ...

  7. 《FPGA全程进阶---实战演练》第十一章 VGA五彩缤纷

    1基础理论部分 VGA(video graphics array)即视频图形阵列,是IBM在1987年随PS/2一起推出的使用模拟信号的一种视频传输标准.VGA相比与现在的视频传输接口来说已经过时,不 ...

  8. 《FPGA全程进阶---实战演练》第二章之焊接板子及调试注意事项

    1.若是读者第一次做板子,强烈建议画完PCB板后将PCB图打印出来,然后对照你买的芯片将芯片放置对 应的位置,然后查看所有的封装格式适不适合,否则等你做出板子来后再试,为时晚矣.笔者虽然知道要这么 做 ...

  9. 《FPGA全程进阶----实战演练》第二章之系统搭建

    1 系统方案 对于设计一款硬件平台,首先要确定整体框架,确定各个模块所需要的芯片以及电压分配情况.图2.6是笔者曾经设计的硬件平台系统. 图2.6系统框图 对于选定一个系统方案之后,接下来做的要先去查 ...

随机推荐

  1. geotrellis使用(八)矢量数据栅格化

    目录 前言 栅格化处理 总结 参考链接 一.前言        首先前几天学习了一下Markdown,今天将博客园的编辑器改为Markdown,从编写博客到界面美观明显都清爽多了,也能写出各种样式的东 ...

  2. 【转】java内部类的作用

    http://andy136566.iteye.com/blog/1061951/ 推荐一. 定义 放在一个类的内部的类我们就叫内部类. 二. 作用 1.内部类可以很好的实现隐藏 一般的非内部类,是不 ...

  3. HttpClient SSL示例&lpar;转&rpar;

    原文地址: http://www.cnblogs.com/jerry19890622/p/4291053.html package com.jerry.httpclient; import java. ...

  4. Ubuntu系统、开发环境配置

    在VMware10下安装成功了Ubuntu 13.10桌面版,刚安装完需要配置很多内容,下面为记录: 1. 更新源: 想了解更新地址的可以查看apt-get的源列表文件 $ sudo gedit /e ...

  5. 怎么样putty打开图形化管理工具,在终端上

    有时需要在putty这种图形终端开放的图形化管理工具将出现以下错误: [root@node2 ~]# Traceback (most recent call last): File "/us ...

  6. 使用ssh免密登录

    在开发中经常会遇到远程登录服务器,要经常输入密码.有时密码太复杂记不住,还需要保存到本地文件中. 可以使用ssh命令,配置密钥登录,这样就不需要输入密码,一劳永逸,何乐而不为 ^--^ 配置密钥只需要 ...

  7. elixir环境配置

    mac下 brew install elixir debian下版本可能太低,需要kiex 安装 curl -sSL https://raw.githubusercontent.com/taylor/ ...

  8. 在Eclipse中开发WEB项目

    本文的演示是从本地文件创建dynamic web project,从svn检出的同时创建dynamic web project于此类似.我们推荐使用解压版的tomcat6.x版本,来作为服务器.可以到 ...

  9. linux 时间设置

    自动校准 ntpdate -u cn.pool.ntp.org 时区 rm -f /etc/localtimeln -s /usr/share/zoneinfo/Asia/Shanghai /etc/ ...

  10. Linux下mysql安装过程

    到mysql官网下载mysql编译好的二进制安装包,在下载页面Select Platform:选项选择linux-generic,然后把页面拉到底部,64位系统下载Linux - Generic (g ...