vcs编译verilog/sysverilog并执行

时间:2023-03-09 06:01:06
vcs编译verilog/sysverilog并执行

命令:vcs编译verilog/sysverilog并执行

sverilog:表示支持systemverilog,如果只编译verilog不需要加

test.sv  :这个可以是一个systemverilog/verilog文件,也可以是一个filelist

-full64:表示使用64位的机器。

verilog中可执行的单元是module;systemverilog中可执行的单元可以是module还可以是program.

vcs编译verilog/sysverilog并执行vcs编译verilog/sysverilog并执行

编译完后会在当前目录下生产一个simv的文件,直接执行simv就可以执行systemverilog/verilog代码了。

相关文章