在先进制程中，为了降低芯片功耗，经常会采用 muti-voltage design，在一颗芯片内部划分出多个 power domain，不同 domain 采用不同的电压，有时候还会将其中某些 power domain 电源关掉，使其进入睡眠状态，达到降低功耗的目的。
在multi-voltage design 中，有些常见问题，记录如下：
1， 对于包含多个 power domain 的design，其中有的 domain 是会关断的，称之为 OFF-Domain；而有些 domain 是一直有电的，称之为 ON-Domain；ON-Domain接的power 是 always-on 的，而 OFF-Domain 接的 power 则是从 always-on power 先接到 power switch 后转出来的，当 power switch 关断时，OFF-Domain 的电源就断开了，进入低功耗模式，但是有时候我们希望将 OFF_Domain 关断前的状态保存下来，这就需要用到 retention cell，普通的 cell 只有一个 power pin 和一个 ground pin，而retention cell 会有两个 power pin 和一个 ground pin，两个 power pin 分别是 primary power （接在 off-power 上，会被关断）和 secondary power （接在 on-power 上，一直有电），典型的 retention cell power 结构示意图如下：
当 off-power 被关断时，VDD 断电，但是 VDDR 连接在 ON-Power 上，一直有电，所以即使这块 domain 被关断，这些retention cell 的状态也可以保存下来。
2， 对于off-domain 中的 retention cell，其 primary pg pin（VDD VSS）可以直接通过 power rail 连接到 OFF-Power，这个动作在 PNS 阶段就可以完成。然后 Secondary pg pin （VDDR）该如何完成绕线呢？ VDDR 绕线有几个地方要注意：一是尽量就近连接到 power strap 上去，假设 ON-Power Strap 是在 Metal7， secondary pg pin 在 Metal2，那就从 metal7 打via到metal2，然后拉一小段线连接到附近的 retention cell 上去； 二是一个strap via 打下来后不要驱动太多的 cell，否则可能会有 IR 问题。 VDDR 绕线步骤如下：
set_route_zrt_common_options \
-number_of_secondary_pg_pin_connections 10 \ (限制一个strap via 打下来后最多连接 10 个cell）
-single_connection_to_pins standard_cell_pins \ (每个pin上只能连接一次，减少级联绕线)
-connect_within_pins_by_layer_name {ME2 via_standard_cell_pins}
route_zrt_group -nets {DVDD}
3， 如果 OFF-domain 中有 retention cell，那么为了保证在断电后这些retention cell 能够有正常的偏置电压，需要将 OFF-domain 中的 tap cell 改用retention tap cell，其secondary power 为 VBP，需要将VBP连接到on-power上，所以OFF-domain 中的 tap cell VBP 也需要提前单独绕线，具体绕线方法：【待完成】
4， 对于muti-voltage design，如果要做 eco 增加 cell，要注意确认增加的 cell 是放在哪个domain中，是 on 还是 off，如果新增 cell 已经指定 hierarchy，直接让icc 自动place即可放到对应的domain中去，如果没有指定hierarchy，请先联系 designer 确认应该放置到哪个domain 中。
3， to be continued……