SystemVerilog测试平台编写指南参考代码

【文件属性】：
文件名称：SystemVerilog测试平台编写指南参考代码
文件大小：17KB
文件格式：TGZ
更新时间：2021-05-14 22:51:58
systemverilog verification uvm vmm SystemVerilog验证:测试平台编写指南 [(美)克里斯·斯皮尔]第二版，第11章完整验证平台的参考代码。

【文件预览】：
11-01.Example
----small.sv(2KB)
----definitions.sv(4KB)
----atm_cell.sv(10KB)
----cpu_ifc.sv(4KB)
----Makefile(892B)
----top.sv(4KB)
----cpu_driver.sv(3KB)
----monitor.sv(3KB)
----driver.sv(4KB)
----environment.sv(7KB)
----LookupTable.sv(4KB)
----scoreboard.sv(4KB)
----generator.sv(3KB)
----config.sv(3KB)
----squat.sv(10KB)
----coverage.sv(1KB)
----utopia.sv(5KB)
----test.sv(5KB)
----utopia1_atm_rx.sv(5KB)
----utopia1_atm_tx.sv(6KB)